作者kuraki7up (Make Mai Day)
看板Electronics
標題[問題] Verilog十六分之幾的做法
時間Fri Oct 3 20:27:05 2008
我有一個16bit的值(reg [15:0]Origin)
須做其1/16,2/16......15/16,16/16的數值
我現在的做法是 先取1/2 {1'b0,Origin[15:1]}
1/4 {2'b0,Origin[15:2]}
1/8 {3'b0,Origin[15:3]}
1/16{4'b0,Origin[15:4]}
之後再相加 5/16=1/4+1/16
不過這樣的做法 占了我很大的logic gates
請問有無更好的做法 謝謝
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 203.70.99.229
1F：推 luckyBF:..除16...不是就右移4bit就好了嗎...還是我沒看清你的意思 10/03 20:41
2F：→ kuraki7up:我是要取1/16 ~16/16 其中之一的(依所輸入的4bit選擇) 10/03 20:49
3F：推 luckyBF:呃..有很多做法啊...但重點是除法用位移做吧.. 10/03 20:54
4F：推 ksmrt0123:先乘(or連加)再除16 10/04 02:43