作者bbyan (BBYAN)
看板Electronics
標題Re: [問題] 我想用 0.18 作一個DAC
時間Mon Jul 21 00:02:48 2008
※ 引述《hisanick (外村尼克)》之銘言：
: 1. 請問我該用哪種軟體進行模擬??
: 可以讓輸入端打入數位信號呢...
就我所知matlab可以做到,將一個連續時間的sin wave轉換成數位碼,
編輯成一個向量檔(.vec)給Hspice當做輸入訊號去模擬DAC的動態效能SNR,SNDR,SFDR..等
輸入一個ramp則是用來量DAC的靜態效能gain error,INL,DNL..等
只是電路模擬的話matlab跟Hspice應該就夠了
: 2. 拜託推薦一些Paper or 書籍, 有詳盡介紹最新的DAC
: 因為我盡是找到一些舊型的 MATRIX , CM ,Capacitor
以"最新的"為主要考量方向,可能是做研究? 如果是的話
上IEEE找這兩年有關DAC的paper應該不會太困難...
: 3. 新型都用delta-sigma嗎?? 我只知道delta-sigma對 PLL Fraction-N的功用
: 那他對DAC 有何益處呢??
: 感謝! 我是做DAC新手!
delta-sigma博大精深,如果想要了解它,我覺得Schreier寫的
understanding delta-sigma Data converters是本很不錯的入門書
從我看到的例子感覺起來,不管是做研究還是做產品,如果沒有前面的人累積的東西
從頭開始做SDM會很辛苦...
SDM(sigma-delta modulator)我只是稍微接觸過
運用在ADC上面最主要的好處就是解析度可以做到很高(14-bit以上)
以DT來實現的話,SDM速度只能算是中等,用CT來實現的話可以更快
不過他需要蠻複雜的數位濾波器(digital filter)就是了
本身也是菜鳥,會對DAC有認識主要也是現在在做的ADC裡面有DAC
目前是感覺是"電路的架構要由系統的需求來決定"
每個架構都有它天生的優勢以及極限在,舉例來說:
Current steering速度會比較快,但是power消耗會比較大
Capacitor Array速度會比較慢,power會比較省,Layout面積可能不小,因為都是電容...
如果是高解析度可能需要calibration的技術
以"最新的"來當研究方向,個人是覺得怪怪的 @@
個人淺見 僅供參考~
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.123.110.226
1F：推 deathcustom:CT-SDM會受到gm-C線性度的影響，DT如果能作TI會變快 07/21 00:53
2F：推 deathcustom:不過現在DT頻寬主要還是在10MHz以內~"~||| 07/21 00:54
3F：→ bbyan:嗯.. DT在做上去都是ISSCC那個level的了... 07/21 02:34
4F：推 deathcustom:比較新一點的應該是D. A. Johns的10M/20M TI-DT SDM 07/21 12:46
5F：推 deathcustom:不過現在TI主流也只有兩路TI......4路有些問題待克服 07/21 12:47