作者sasako (微笑待人)
站內Electronics
標題Re: [問題] vhdl or verilog程式
時間Sat Oct 20 23:06:39 2007
※ 引述《tcsong (努力學習)》之銘言:
: y(n) /2= 0.9475*y(n-1)-0.4525* y(n-2)+ 0.0012875*x(n)+ 0.002425*x(n-1)+
: 0.0012875*x(n-2)
: 若將上式之參數轉換成16位元整數(Q15格式)時,形成下式:
: y(n) /2= 31048*y(n-1)-14828* y(n-2)+42*x(n)+ 80*x(n-1)+42*x(n-2)
: ■ 輸入信號:x(n)為步級輸入其值為0.5;轉換成16位元整數(Q15格式),
: x(n)=16384。
: ■ 以VHDL or VERILOG 模擬此結果, 以求y(n) = ?
: 是想請問各位高手~如果題目已經指定其每一變數的大小
: 那我還需要在程式中宣告其邊界值嗎?
: 多謝各位
請問邊界值是啥?
你算式係數化成整數,為什麼y(n)/2 沒有跟著乘
這樣子最後算出來的答案一定會有問題呀...
而且當係數化成整數之後,x(n)就用0.5輸入
,應該還要做個map到0 or 1的動作,不是去
乘以那個(你所謂很大的數字 2^15???)
這是個filter吧!!!
感覺你量化的bit好大,老師應該有請你們在maltab
先跑過,先估計一下係數,不然感覺會很耗硬體...
反正一定會有誤差,只不過要在可以接受的範圍之內...
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 218.167.180.129
※ 編輯: sasako 來自: 218.167.180.129 (10/20 23:33)