作者coldleaf (姊姊餓很久了!)
看板Electronics
標題Re: [問題] 請問有關製程偏移的問題
時間Mon Aug 20 01:22:48 2007
※ 引述《elf326 (小小)》之銘言：
: 在設計電路時通常會模擬製程偏移 corners TT,FF,SS這幾種參數模型
: 通常SS MODEL變化都會瞞大的,EX:電流,增益.....
: 想請問各為大大,有什麼方法可以避免製程變異,讓電路參數不會變化太大,
: 例如:在電路設計架構或者佈局時作改善~~謝謝!!
基本上設計電路時本來就應該要考慮process variation,
margin就要留夠了,
尤其是當你的design要量產時..
要克服process variation, 是可以從電路設計或者layout去"改善",
一般的方式很多書上都有了, 請自己翻書吧..
Razavi, Martin那些書都有..
一般來說可以的話盡量由電路層級來改善會比由layout去改善來的有效率.
當然要改善可能得付出一些代價, 這之間的取捨就得由designer決定了,
這也就是design的精義啊.."沒有最好的, 只有最適合的", 以上.
--
◢
峰巒如聚，波濤如怒，山河表裡潼關路，望西都，意踟躕，傷心秦漢經行處，
宮闕萬間都做了土。興，百姓苦；亡，百姓苦。
◤
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 220.142.0.139