作者tj1982 (2000)
看板Electronics
標題[問題] post-sim收斂問題
時間Mon Jul 16 23:28:23 2007
大電路的post-sim真的是非常奧妙
只好再請教一個問題
關於 convergence error
在 pre-sim通常是由dff發生的
dff裡下 .ic 就可以解決了
但是 在Po-sim中 誰包誰
哪段是誰的子電路根本看不出來(或是有地方教看輸出posim﹍Spice的？？)
我之前試過用 .global q qb(dff電路的節點) 在最外面下 .ic 設定初始電壓
但還是跑了一天後 還是出現不收斂的錯誤
node subcircuit old new error
name definition voltage voltage tolerance
(xpll.n_c6_xpcon_xcpare6_m4_g) pll 268.118x 269.118x 3.716
(1:n_c6_xpcon_xcpare6_x1_m23__1pll 268.118x 269.118x 3.716
(1:n_c6_xpcon_xcpare6_x1_m23__2pll 268.118x 269.118x 3.716
......................
...........
以上error torrence看起來也是一個錯(跟收斂點有關嗎)
請問有碰過類似情況的過來人嗎 請教一下囉
感恩 ^^
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 163.25.97.56
1F：推 pow:你可以改模擬方法 backward euler或trapzoid或gear 07/18 09:39
2F：→ pow:還有最小誤差有得你調的 07/18 09:39
3F：推 saradc:妳可以試試看用presim 跑 存一個.ic 然後貼進去跑跑看～ 08/09 09:04
4F：→ saradc:或者是把電壓vcc用ramp方式給 pwl 0 0 100n vcc 08/09 09:05