作者zxcvbnm321 (......)
站內Electronics
標題[問題] verilog語法問題
時間Wed Jun 13 15:25:44 2007
我知道這應該是很基本的問題
不過我始終沒動力去翻開厚厚的課本查說明在哪裡
偷懶來這邊希望版眾指導一下....
always@(*)
.....
..........
*是什麼意思.........?
是等同於所有 blocking assignment 等號右邊的通通or起來嗎.....?
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.112.244.88
1F：推 bounty5254:sensitive to all inputs才能保證full case 06/13 15:36
2F：推 luckyBF:就是有任何一個訊號有變~就做~~~~跟實際的ic電路一樣~ 06/13 15:42
3F：推 BruceBowen12:bear正解 06/14 11:46
4F：→ luckyBF:樓上的...我真的忘了你是誰了...中正的？！ 06/14 17:49
5F：推 BruceBowen12:樓上的我是髒包呀 06/15 12:23
6F：推 luckyBF:髒包？ 06/16 01:16