事實上pull up/down resistance不一定要用內建的 有些IC假使IO是floating 用起來反而比較方便 你可以在PCB layout時 co-lay成pull up/down都可以 而在與對家對接時 有時候pull up電阻越大可以想成fan out能力越強 但是事實上推力還是取決於IC本身的driving current才對 : ※ 引述《youyouyou (這就是人生阿)》之銘言： : : 可否請問關於埠 1,2,3 內的內部提升電阻是什麼東西? : 這個問題當年也困擾我很久 : 下面的回複我不確定正確 : 有錯麻煩高手指正 :) : ---- : with Pull-up : 你可以把輸出級看作一組inverter : Vcc : | : +----PMOS--+ : input -----| +------ output : +--- NMOS--+ : | : Gnd : 假設當某根pin : 你希望他的輸出為 0 的時候, 51會使上圖的 input=1 : 使 NMOS 導通, output接地 : 反過來講 : 你希望這根腳輸出為 1 的時候, 51會使上圖的 input=0 : 使 PMOS 導通, output連接到 Vcc : 在上圖的狀況裡, PMOS扮演的腳色是 pull-up 的任務 (提升電阻) : 當 PMOS 導通的時候, 該pin可以推出電流 : ---- : without Pull-up : input -----| +------ output : +--- NMOS--+ : | : Gnd : 沒有 pull-up 的時候, 當 input 為 0, NMOS關閉 : 這時候 output 浮接, 你可能會量到 output = High : 但這時候該根 pin 腳推不出電流 : ---- : 我印象中, 輸出級會為了其他原因有不同的做法 : 所以上面的說法看看就好 : 輸出級應該不是這麼做的 XD --

※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 203.69.97.52