作者godzzila (小龍)
看板Electronics
標題[問題] verilog寫LVDS
時間Thu Jan 18 01:48:47 2007
最近用verilog寫FPGA的程式，
最後輸出的地方要用LVDS的輸出，
但是一直寫不出來，
叫出language templete也還是一直有bug....
（defparam那邊就出問題了...）
不知有沒有人寫過的，
可以指導一下？ ^^...謝謝～～
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 61.217.107.189