看板Electronics
標 題Re: 如何做設計驗證？
發信站不良牛牧場 (Fri Aug 4 20:18:41 2006)
轉信站ptt!ctu-reader!ctu-gate!news.nctu!news.ntu!news.au!zoonews.ee.ntu!SimF
※ 引述《[email protected] (未來，一直來一直來)》之銘言：
: 你的STA做不好已經不是Functional Verification的範圍了
: timing是最基本的 基本上timing的問題STA都能解決
我是沒有run過digital design flow啦^^"
不過在做完STA分析時
除了符合timing constraint的要求外
加入timing的因素不是可能會有skew or glitch
造成function error?
STA只管timing問題?
不會綜合去考量timing造成function的問題?
還是說design時
先check Function問題(無考慮timing)
再來就做STA來check timing
됊阿...我是想請教大家
不會再考慮timing的因素下在去做function check?
各做各的嗎?
觀念可能有點問題,請大家指導一下^^
--
╭──── Origin:
<不良牛牧場> bbs.badcow.com.tw (210.200.247.200)─────╮
│ ↘ Welcome to SimFarm BBS -- From : [210.192.248.123] │
╰◣◣◢ ◢◢《不良牛免費撥接→電話:40586000→帳號:zoo→密碼:zoo》 ◣◣◢ ─╯
1F：推 tkhan:您還是先搞懂整個cell base flow再來問問題.. 08/04 23:54