作者whsu (淡淡如水...)
看板Electronics
標題[問題] Buffer量測問題
時間Sat Jul 29 13:34:34 2006
請問...
本人在設計buffer(OP)，
經由CIC下線，後來實際的量測值，
出現"rising/falling settling time"比模擬值還要快的現象，
一直找不出為何會有如此結果，
想請教各位高手，是什麼原因導致此現象的?
謝謝！
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.120.108.175