看板Electronics
標 題Re: CMOS製程較無法勝任處理1GHz以上的高頻訊號
發信站交大資科_BBS (Thu May 25 21:25:29 2006)
轉信站ptt!ctu-reader!Spring!feeder.seed.net.tw!news.ntu!mars.scc.ntnu!ctu-pe
==> 在 [email protected] (可愛的哲哲) 的文章中提到:
> 【 在 [email protected] (雲淡風清) 的大作中提到: 】
> : 為什麼
> : 文章說是矽的本身限制但是為什麼呢
> 你可能看到很久以前的書了....
早期是如此
但 使用 .18 應該都能做到 3GHZ PLL
--
* Origin: ★ 交通大學資訊科學系 BBS ★ <bbs.cis.nctu.edu.tw: 140.113.23.3>
1F：推 kkooff:有20GHz PLL 了 還有40GHz CDR 囧 05/25 22:20
2F：推 starsand:20G那些都是用電感振出來的吧 05/25 23:59