作者wediffer (^^)
站內Electronics
標題Re: [問題] Layout的問題
時間Wed May 17 08:45:32 2006
cic
.35 cmos process ＮＭＯＳ的ＢＵＬＫ一定要接ＶＳＳ
但ＰＭＯＳ可以換很多個ＮＷＥＬＬ所以不用一定ＳＯＵＲＣＥ接ＢＵＬＫ
.18 CMOS PROCESS 聽說ＮＭＯＳ ＢＵＬＫ也不一定要接ＶＳＳ好像有ＰＷＥＬＬ可畫
的樣子
※ 引述《vmaxticofat (我爸抓了一隻鴿子給我)》之銘言：
: 各位前輩!~
: 小弟我現在在畫TSMC 0.18 RF的layout，但是我發現我不知道"接地"在哪，
: 聽人家說是在Metal 1，也就是電晶體的bulk，但我有個兩個疑問(在Bulk=接地)跟
: 大家討論一下
: 1. 如果是NMOS的Source(Metal 3)要接地，就是往下打Via到Metal 1 (Bulk)嗎??
: 2. 如果是Csacode結構，上面那顆NMOS，我模擬時是把Source和Bulk接在一起，現
: 畫Layout時，把Source和Bulk(接地)接在一起，不就把Source接地了嗎??
: 請大大們幫幫忙!!還是Bulk不是接地呀!~~感謝!!~~
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 61.31.172.163