作者Acme ( )
看板Electronics
標題Re: 請問設計 IC 的tool及語法有哪些?
時間Wed Mar 15 00:15:00 2006
※ 引述《deathcustom (我要攻陷電子學)》之銘言：
: ※ 引述《[email protected] (h3)》之銘言：
: : as title .
: : 一般像是 max plus 可以轉成一些標準的 verilog 或是其他high level 的設計語法嗎?
: 最常用的語法是Verilog-XL(digital), Verilog-A(Analog), Spice(both)
: 這些是比較高階的，其中Verilog又比Spice高階
這叫做simulation的tool,不是語法...
另外Verilog-XL 算舊了 ... nc-verilog 比較新
vcs , modelsim ....
還有SPICE是跑analog的..,非常低階,不是比較高階的那一類....
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 220.228.245.84