作者ric2k1 (Ric)
看板EE_DSnP
標題[情報] 關於期末 project 測試注意事項
時間Sat Jan 7 00:21:15 2012
1. 我們測的電路一定是沒有 syntax error 的，
但我們不會測 circuit 是否有被正確讀進來，
這點請自行確認，若因為電路讀錯以至於後面的結果錯誤，恕不負責。
2. 大部分用來測試 CIRSWeep, CIROPTimize, 以及 CIRSTRash 的電路都蠻 "正常的"，
不過我們也會用一兩個怪 case 來測你程式的 robustness.
3. 我們會用 CIRSim -file 來測你 simulation 的正確性，
至於 CIRSim -random 則不用跟 ref program 跑得一樣，
我們會用 CIRSim -random 來測 CIRFraig 的效率。
(如果你只是要拿到 CIRSim 的分數，請確定 CIRSim -file 有正確執行，
包含 FEC pairs 有被正確分出來，然後效率不要太離譜)
4. 我們會用 CIRFraig 之後會變成 0 的電路來測你 fraig 的效率，
也會用 CIRFraig 之後不是 0 的電路來測你 fraig 的正確性。
如果你的程式跑得還算快，
我們也會用大電路來測試你 fraig 的速度以及 optimize 的效果。
(想到再補)
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 114.36.53.70
1F：推 e124553423:每個FEC group的順序有關係嗎? (有辦法做到一樣嗎? 01/07 08:32
2F：→ e124553423:感覺這部分會很難改 01/07 08:32
3F：→ ric2k1:請看一下 CIRPrint 以及 CIRGate commands 關於 FEC 的規定 01/07 17:11
4F：推 e124553423:少看到最後一行，不好意思 01/07 20:59