作者Letitiamm (Letitia)
看板EE_DSnP
標題[問題] PO PI be merge?
時間Mon Jan 17 23:15:46 2011
我記得老師好像有說過
input跟output 不能被merge掉 （我該不會記錯了吧 T 皿 T ）
但是我剛剛用ref跑 tests.fraig/sim08.aag的時候
他原本是
PI 1
PI 2
AIG 4 1 2
AIG 5 !1 !2
AIG 6 4 5
PO 9 6
AIG 3 2 1
AIG 7 5 3
PO 10 7
但是fraig 後 會變成
CONST 0
PO 9 0
PO 10 0
~~~~~~~~~~~~~~~~~~~~~~~
因為我FEC都是放AIG gate 所以fraig後會變成
PI 2
PI 1
AIG 3 2 1
AIG 5 !1 !2
AIG 6 3 5
PO 9 6
PO 10 6
~~~~~~~~~~~~~~~~~~~~~~~~~~~
fraig最後的結果一定要跟 ref跑出來的一樣嗎？？
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.112.216.200
1F：推 BBSealion:這看起來是好像是沒有化到最簡耶？ 算fraig做一半？ 01/17 23:42
2F：→ BBSealion:老師的in應該沒有被砍掉 只是dfs找不到他們了而已 01/17 23:43
3F：推 ckmarkoh:若電路不是化簡成const0的 fraig後不一定會跟老師的一樣 01/17 23:48
4F：→ ckmarkoh:因為保留和刪掉的gate可能會不一樣 01/17 23:48
5F：→ Letitiamm:我只有設一個gate的兩個fanin: 一樣,或有const gate 01/17 23:49
6F：→ Letitiamm:還有fec證實相等的時候 才merge 01/17 23:51
7F：→ Letitiamm:還有strhash 把兩個gate merge起來 我有漏掉什麼嗎？ 01/17 23:52
8F：推 BBSealion:完全相反的也可以照一定規則merge喔 fra和str都有 01/17 23:59
9F：→ Letitiamm:所以我這樣有算沒有化簡完嗎 ？?還有哪些還需要再化 01/18 00:11
10F：推 ric2k1:PI 如果不再 DFS 裏頭我是不會在 cirp -n 報出來 01/18 00:19
11F：→ ric2k1:但請參閱 3032 篇，我會讓 cirp 的測試與 opt 沒有關聯 01/18 00:19
12F：→ BBSealion:喔... 我眼殘 這不是完全相反的CASE 不過明顯6等於 01/18 00:36
13F：→ BBSealion:1 & !1 & 2 & !2 用SAT去證他是const 0 吧！ 01/18 00:37