那我就貼回來吧 XDDD 剛跑去用ref也是發現他自動簡化了 以下是原問題： --- 如果是出現 aag 3 2 0 1 1 2 4 6 6 2 0 那個 and gate是要： 1.判定他為有floating的and gate？ *最乾脆XD 就是他要一個constant 0的input gate，但input list中卻沒有 2.生出一個ID是0的gate接給他，之後simulation時用到他就要把他的value設成0 *看起來影響比較小，也比較簡單，但問題是有點自己增加gate的犯規嫌疑 而且之後report input gate時要不要report這個人呢？ 3.讀檔時就自動簡化掉 *這個似乎是比較方變的選擇 自動簡化掉的話，他要變成output還是input就有點不清楚了? 而且會連帶影響到2和6不知道要判斷成什麼東西了 --- ps順帶問一下i＆o的結論： output gate如果literal是0： 就是生一個ID是0的gate然後接給他 那其實他們兩個就是自己在那邊自嗨而已囉？ 別人也無法介入這兩個gate 而這個生出來的gate要在input gate中report嗎？ input gate如果literal是0： 直接讀檔時就判定為error --

※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 218.168.232.34