作者spock ()
看板EE_DSnP
標題Re: [問題] 有關輸出的順序
時間Tue Jun 3 13:22:17 2008
※ 引述《spock ()》之銘言：
: 請問老師，我剛才測試過 aiger-20071012/examples/ 與 tip-k-ind-aigs-o1234g/
: 小於 100k 的檔案（因為我的 code 執行時間是老師的 60 倍，還不敢測太大的檔），
: 發現所有 .aig 檔案的 cirp -n 輸出結果與 ref 完全一樣。
: 但是 example 裡面的 and 與 or 比較奇怪。
: ref 輸出同一種電路的 .aig 與 .aag 時，PI 的順序與 AND 右手邊輸出順序剛好相反。
: 我的程式則是 .aig 與 .aag 一樣。
: 不知道這樣會不會造成助教批改的困擾？
以下是 ref/cirTest 的輸出：
cir> cirr /home/spock/dsnp/aiger-20071012/examples/and.
aig
cir> cirp -n
PI(2)
PI(1)
AND(3) =
PI(2) &&
PI(1)
PO(3) = AND(3)
cir> cirr /home/spock/dsnp/aiger-20071012/examples/and.
aag
Deleting circuit...
cir> cirp -n
PI(1)
PI(2)
AND(3) =
PI(1) &&
PI(2)
PO(3) = AND(3)
cir> cirr /home/spock/dsnp/aiger-20071012/examples/or.
aig
cir> cirp -n
PI(2)
PI(1)
AND(3) = !
PI(2) && !
PI(1)
PO(3) = !AND(3)
cir> cirr /home/spock/dsnp/aiger-20071012/examples/or.
aag
cir> cirp -n
PI(1)
PI(2)
AND(3) = !
PI(1) && !
PI(2)
PO(3) = !AND(3)
--
現在的執行時間是老師的 20 倍...orz
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 218.160.63.47
※ 編輯: spock 來自: 218.160.63.47 (06/03 13:31)