作者tayyih (找回當初讀研究所的動力)
看板CSSE
標題[問題] 請問一般的cache miss penalty為多少？
時間Thu Aug 7 04:19:00 2008
有個問題想請教一下高手，我最近在做研究的實驗，需要用到這個數據，
不知道是否有人知道一般合理的 cache miss penalty 應設為多少 cycles？
假設是在 embedded system 的環境下，CPU 為 500MHz，
而 cache 只有 L1 無 L2，memory hit 的情況下，
只需要一般常見合理的數字即可，
謝謝
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 118.169.96.58
1F：→ H45:那請問 memory hit 嗎？ 08/07 09:43
2F：→ tayyih:嗯嗯是的，在memory hit的情況下 08/07 12:48
※ 編輯: tayyih 來自: 118.169.103.122 (08/07 12:49)
3F：推 yoco315:恐龍書上的一個例子是100萬倍 :Q 08/07 16:09
4F：→ airzone:建議你最好以CPU廠商的技術文件或是柱子本上面的例子 08/08 22:47
5F：→ tayyih:100萬倍~~~XD 08/13 15:31