台积电等成立UCIe标准联盟，利用小晶片建构客制化SoC https://bit.ly/3Cm4cSo 日月光(ASE)、AMD、Arm、Google Cloud、英特尔(Intel)、Meta、微软(Microsoft)、高 通(Qualcomm)、三星(Samsung)和台积电(TSMC)宣布成立一个产业联盟将建立晶片之间通 用组件互连传输(UCIe，Universal Chiplet Interconnect Express )标准，以培育一个 开放的小晶片(chiplet)生态系统。代表着多元化细分市场的生态系统，将满足客户对更 多客制化整合封装的要求，并连接来自可互操作和多重供应商生态系统的一流晶片之间互 连和协议。 UCIe的目的是想要将多年来一直广泛使用的PCIe(外围组件互连传输) 生态系统，扩展到 小晶片(个别小型专业化的晶片仅执行少数特定功能)，并建立一个将小晶片之间连接在一 起的标准，使企业在建构系统单晶片(SoC，System on Chip)时，能更容易混合和匹配不 同的晶片组。如此，科技公司将能够简单地将不同的小晶片融入到他们的设计中，类似於 不同公司制造的组件，可简单地将任何与PCIe相容的附件插入到电脑中。 小晶片系统的好处，是可以减少因单一晶片其中一个内核无法运作，而丢掉整个晶片的浪 费。在晶片设计也有好处，可允许将关键组件(如CPU)缩小到新的、更小的处理节点，而 无需缩小整个SoC以匹配。最後，将晶片组合在一起可制造出比单一或单片设计更大的晶 片。 AMD 最近基於Zen 2和Zen 3的Ryzen晶片是现代小晶片设计中最突出的例子，其中Zen 3处 理器，是由台积电之7nm制程制造的八核CPU / GPU小晶片，结合I/O晶片与建构在Global Foundries的旧节点上。 UCIe项目仍处於早期阶段。目前，标准化过程的重点是建立将小晶片之间互连在一起，形 成更广泛的封装规则。建立UCIe产业组织，将对下一代UCIe技术的定义产生更大的助益。 小晶片生态系统的完整性，可使IC设计或Fabless半导体企业透过采购不同的晶片组件来 满足他们的需求，并建构客制化SoC。这对於AMD或高通这样的企业来说，具有很大的好处 ，因为他们可以设计和制造更强大和更复杂的晶片，也对台积电和三星等晶圆代工企业产 生良好动力，生产制程更先进、高效能与低能耗之晶片。 --

※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 203.145.192.245 (台湾) ※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Tech_Job/M.1646729100.A.71C.html