原文连结： 狠甩三星 　台积电推出5奈米开放创新平台设计架构 http://bit.ly/2TOXKvq 原文内容： 台积电制程技术领先幅度持续扩大，3日正式宣布在开放创新平台(Open Innovation Platform；OIP)之下推出5奈米设计架构的完整版本，协助客户实现支援下一世代先进行 动及高效能运算应用产品的5奈米系统单晶片设计，目标锁定具有高成长性的5G与人工智 慧(AI)市场。 全球7奈米以下先进制程战场，只剩下台积电、三星(Samsung Electronics)以及英特尔 (Intel)等3家参赛者，不过，随着台积电抢先进入7奈米制程，且支援极紫外光(EUV)微影 技术的7奈米加强版(7+)制程已按既定时程於3月底量产，而全程采用EUV技术的5奈米制程 亦已进入试产後，不仅制程技术已与英特尔平起平坐，更是将预计2020年才会进入7奈米 EUV世代的三星狠甩在後，在晶圆代工版图可望进一步扩大。 台积电3日宣布，在开放创新平台之下推出5奈米设计架构的完整版本，协助客户实现支援 下一世代先进行动及高效能运算应用产品的5奈米系统单晶片设计，目标锁定具有高成长 性的5G与AI市场。电子设计自动化及矽智财领导厂商与台积电已透过多种晶片测试载具合 作开发并完成整体设计架构的验证，包括技术档案、制程设计套件、工具、参考流程、以 及矽智财。 台积电5奈米制程已进入试产阶段，能够提供晶片设计业者全新等级的效能及功耗最佳化 解决方案，支援下世代的高阶行动及高效能运算应用产品。相较於7奈米制程，5奈米创新 的微缩功能在ARM Cortex-A72的核心上能够提供1.8倍的逻辑密度，速度增快15%，在此制 程架构之下也产生出优异的SRAM及类比面积缩减。 5奈米制程享有极紫外光微影技术所提供的制程简化效益，同时也在良率学习上展现了卓 越的进展，相较於台积电前几代制程，在相同对应的阶段，达到了最佳的技术成熟度。 台积电5奈米设计架构包括5奈米设计规则手册、SPICE模型、制程设计套件、以及通过矽 晶验证的基础与介面矽智财，并且全面支援通过验证的电子设计自动化工具及设计流程。 在业界最大设计生态系统资源的支持下，台积电与客户之间已经展开密集的设计合作，为 产品设计定案、试产活动与初期送样打下良好基础。 台积电研究发展与技术发展副总经理侯永清表示，台积电5奈米技术能够提供客户业界最 先进的逻辑制程，助其解决AI及5G所带动对於更多运算能力的需求。在5奈米世代，设计 与制程需要密切的共同最佳化，因此，台积电与设计生态系统夥伴紧密的合作，以确保在 客户需要时能够提供经由验证的矽智财组合与电子设计自动化工具。 最新的5奈米制程设计套件目前已可取得用来支援生产设计，包括电路元件符号、参数化 元件、电路网表生成及设计工具技术档案，能够协助启动整个设计流程，从客制化设计、 电路模拟、实体实作、虚拟填充、电阻电容撷取到实体验证及签核。 台积电与设计生态系统夥伴合作，包括益华(Cadence)、新思科技(Synopsys)、Mentor Graphics、以及ANSYS，透过台积电开放创新平台电子设计自动化验证专案来进行全线电 子设计自动化工具的验证，此验证专案的核心涵盖矽晶为主的电子设计自动化工具范畴， 包括模拟、实体实作(客制化设计、自动布局与绕线)、时序签核(静态时序分析、电晶体 级静态时序分析)、电子迁移及压降分析(闸级与电晶体级)、实体验证(设计规范验证、电 路布局验证)、以及电阻电容撷取。透过此验证专案，台积电与电子设计自动化夥伴能够 实现设计工具来支援5奈米设计法则，确保必要的准确性，改善绕线能力，以达到功耗、 效能、面积的最佳化，协助客户充分利用台积电5奈米制程技术的优势。 除了工具验证外，台积电也携手电子设计自动化夥伴完成更进一层的设计流程验证，透过 完备的工具与流程的开发、改善及验证，台积电的客户采用5奈米制程技术能够拥有最佳 的解决方案将设计付诸实作，缩短设计周转时间，达到首次投片即成功的目标。此外，台 积电也提供参考流程支援行动及高效能运算应用，针对新的设计方法以提升设计的品质与 效率。 另外，5奈米设计架构提供完备的矽智财组合，准备支援先进行动领域及高效能运算应用 的需求。基础矽智财包括高密度及高效能的标准资料库组与记忆体编译器，已可从台积电 及其矽智财生态系统夥伴取得。台积电矽智财夥伴也提供介面矽智财核心，支援行动运算 及高效能运算。目前台积电客户可经由TSMC Online下载整个台积电5奈米设计架构。 为进一步支援台积电5奈米设计架构的生产版本，Cadence已通过台积电最新的5奈米1.0版 本验证过程，并且提供矽智财及整合的工具、流程及方法，来支援传统与云端环境，包括 台积电的开放创新平台虚拟设计环境，以确保客户能够拥有无间缝的使用者经验。 对比之下，三星半年前就宣布7奈米EUV制程进入量产，但迄今却未见真正采用的产品，包 括三星最新手机亦未使用自家7奈米EUV制程。而据日前三星公布的资料显示，华城厂区预 计2019年底才会全面完工，也就是中7奈米EUV制程真正大量生产时程将是在2020年中，目 前客户也只有与其达成合作协定的IBM，由於制程已落後台积电，苹果(Apple)、高通 (Qualcomm)、NVIDIA等应不会在7奈米EUV世代中冒险转单三星，而超微(AMD)更早已宣布7 奈米以下全面拥抱台积电，其他如赛灵思(Xilinx)、恩智浦(NXP)、德仪(TI)，以及在智 慧型手机战场与三星厮杀的华为，更不会与三星合作。市场也预期，砸下重金投入7奈米 以下制程的三星，杀价抢客户势在必行，其良率和台积电产能表现将是对战关键。 心得/评论： 新一代CPU、GPU、AI晶片及伺服器晶片解决方案在2019年全面转进7奈米制程，台积电7奈 米制程近期接单量明显往上成长不少，交期也有开始往後拉长的迹象出现，并且在苹果还 未给足2019年下半订单能见度前就已提前浮现，现在又宣布全程采用EUV技术的5奈米制程 亦已进入试产，台积电在晶圆代工版图可望进一步扩大。 --

※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 101.13.3.21 ※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Tech_Job/M.1554344620.A.7E6.html