原文标题： 英特尔期望小晶片战略能拯救公司，并将晶片带入3D时代 原文连结： https://bit.ly/3Rb5l5x 发布时间： 2022.8.23 记者署名： Gloria 原文内容： 英特尔执行长Pat Gelsinger在Hot Chips 2022表示，该公司的目标是通过小晶片（ Chiplet）技术等各种创新，让电晶体数量从现今的1000亿颗提高到2030年的1兆颗。推动 这一动力的是英特尔的下一代CPU的关键推动者3D Foveros封装技术。 3D Foveros封装技术具有非常像乐高风格的晶片，未来包括Meteor Lake、Arrow Lake和 Lunar Lake都将采用这一技术。简单来说，Meteor Lake、Arrow Lake和Lunar Lake处理 器将采用“小晶片”架构，使用多个较小瓦片（Tile）建构单一个较大处理器的方法。通 过使用这种模组化方法，大幅度提升处理器性能。 Foveros将分为三种类型，首先是用於高产量和大量生产的标准化设计产品。其次是 Foveros Omni，其混合和匹配基础晶片复合体中的瓦片，提供高达4倍的互连凸块密度（ 与EMIB相比）。最後是Foveros Direct，它提供16倍於原始Foveros的互连密度，同时提 供更低的延迟、更高的频宽和更低的每颗裸晶之功率。 因此，第14代Meteor Lake、第15代Arrow Lake和第16代Lunar Lake系列拥有以下的一些 主要亮点：首先，它们都是英特尔下一代3D客户端平台；其次，都具有CPU、GPU、SoC和 IO 等4种瓦片（Tile）的分解式3D客户端架构；第三，Meteor Lake和Arrow Lake的基础 瓦片是与Foveros互连；第四，通过UCIe开放其“小晶片”生态系统。 如今所知道的是，Meteor Lake晶片中的CPU tile是采用英特尔“Intel 4”或7奈米 EUV 制程节点，而SoC tile和 IOE tile将是采用台积电的6奈米制程节点（N6）制造。至於 GPU tile可能是采用台积电N5制程。 因此，从剖析每个Tile。在运算Tile上，它可以根据各种不同的核心数量、核心世代、节 点和缓存之间完全扩展出来。因此，英特尔不仅可以在其Foveros 3D封装CPU（如Meteor Lake）中混合和匹配不同的核心架构，还可以向上或向下扩展至不同的节点。 1965年，英特尔联合创始人Gordon E Moore预测晶片的功率大约每年会翻一倍，俗称摩尔 定律。到1975年摩尔定律修订为每两年翻一倍。几十年来，该产业一直遵循该定律，直到 2016年出现变化。然而，根据英特尔推算采用小晶片也让晶片继续追遵循着摩尔理论，换 句话说，英特尔期望透过3D堆叠晶片重新主导晶片市场。但是唯一的问题是，英特尔不能 再延迟晶片上市时程，否则将真正失去领导者地位。 心得/评论： 英特尔看中小晶片技术，期望透过3D堆叠晶片重回霸主地位，缩小与超微之间核心数量的 差距，只是目前超微始终坚持按照其生产计画，按时交付不同世代Zen架构，并进行真正 的改进。反之，英特尔一直延迟生产处理器，这对於英特尔未来想要赶上生产进度，让许 多分析师尚失了信心。 --

※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 203.145.192.245 (台湾) ※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Stock/M.1661502590.A.9C6.html