※ [本文转录自 USCTSA 看板 #1EXibDfM ] 作者: shuk0902 () 看板: USCTSA 标题: [心得] USC EE VLSI Mixed-Signal修课心得 时间: Sat Oct 1 16:03:22 2011 之前看到Intel Chicken大大分享RF的修课经验 想说有机会也来分享一下我修课的心得来跟大家交流一下 今天终於找到工作了 想说趁有空来分享一下 基本上VLSI分成Digital跟Analog方面 我是两者都修 一般称做Mixed-Signal 但是後来我找的工作却是偏Digital方面 原因有二: 1.现在Digital缺比较多 Analog主要希望都是找有经验的人 New Grad要找到有难度 除非你跟Intel Chicken一样 MS去修PhD的课这麽牛 2.Analog太难了 整天都在画small signal 算Gain 抱歉 吐太多苦水了 我列出来我修过得课 我想可以分成几大类 Digital: EE477 EE577a&b Analog: EE479 EE536a&b Solid state: EE504 EE537 Computer arch EE457 拉GPA用的 EE441 因为最近找工作一直再复习 就很有感而发 就用找工作方面来分析这些课的重要性吧 EE477 如果你要找Digital的工作 这门课真是太重要了 我敢说 里面的给一个观念都会遇过 我常常面试被电 遇到不会的题目 回来翻一翻 发现这些东西都在477里面 然後後悔不已 想当初上课怎麽都在睡觉 不好好听 我随便举例一下 像是Inverter的VTC,work region. Latch up Def of Latch,DFF Explain setup/hold time(这题太重要了 你那一次面试没被问到我头给你) 很多小细节建议都要搞懂 EE577a 这门课说实在的 教的东西几乎477都教过了 但是常考得像说charge sharing,time constrains,size NAND,INV....etc compare pros and cons btn static and dynamic circuit 说穿了 如果你477学得通 你会觉得这门课像是再复习一样 EE577b 这门课也超重要 他会开始解释VLSI design flow 我常常就被问过 之後就会教verilog 近年来Digital人才很多都要会verilog,perl,tcl之类的 然後学synthesis怎麽写time constrains的tcl file Place & Route Static time analysis (其实就是分析setup/hold time) 我们那时候还有学SystemC 是一种很像C的语言 但是给digital engineer用的 还有Project好好写 因为其实你之前修课的porject都只是component而已 直到这门课Digital最後一门 才有一个像样的project 要知道有甚麽重点可以讲 因为很有可能他们这一组就是做跟你project有关的 你讲得好 就进入下一轮 我之前有一次interview整组面试官前面讲了一个小时project presentation 如果真得不知道怎麽讲这麽久 讲个笑话再里面好了 EE479 EE536a&b 虽然我都修过 但是都是Intel Chicken大大罩我的 我建议大家去看他的文章 比我废话有用多了 EE457 如果你想走纯的Digital 那这门太重要了 还有EE560也千万别错过 传说修过560的人 没有一个没找到工作 之前修477的时候 可能你会觉得 为什麽我们会为了一点时间 在哪边计较半天 多一点时间不就好了 这门课会跟你讲为什麽 面试常常被问到的有像是cache type,write method,mapping method 还有5 stage pipeline,8 stage pipeline Data,ctrl,structure hazard. WAW,WAR,RAW hazard (没有RAR hazard 千万不要一时嘴巴痒讲出来) EE504 老师非常阴险 考试的时候 请注意单位问题 这门课可以让你进去clean room 你以後就可以跟人家说 你穿过bunny suit fab过 然後学到maunfacture的步骤 及用telescope量R,CV curve,IV curve 加深你印象 前天我就被问到CV curve过 写报告的时候还要自己想理由 会甚麽会有误差 建议你记起来 以後面试被问到可以搬出来唬烂 EE537 其实这里面的东西 477也学过不少 但是477是很快就scan过去 这边会把一些theory讲清楚 有时候一些MOS的特性 你忽然忘记的时候 就想想537的theory去推一下 一来可以找出正确答案 二来可以展现你的思路 三来顺便表现一下你对soild state的理解 绝对会有加分效果 EE441 我做过最後悔的一件事 就是修这门课 身为一个VLSI的人 你写线代上去 能看吗!!! 後来我都不敢写这门课 当初是因为这门很甜 我成绩因为太惨不忍睹了 所以才去修这门课来拉一下 我收获最大的是 就是TI-89很多功能都变很熟 但是有甚麽意义 你以後工作 大家都按电脑了 你还再按计算机干吗 不好意思 我发现我写很多 都没写什麽重点 但是我想跟大家说 最近的job market非常的好 念VLSI的同学 比较早有再找的 都已经在美国找到上班了 只有我本身程度有差 才会找这麽久 我找到三个月都用完 准备要打包回台湾 才接到电话 相信以後找工作的时候你们也会觉得很煎熬 想说 我又不是台清交 我这麽烂 怎麽敢当矽谷新贵 还是回台湾吧 但是请你们记得 有一个也不是台清交 大学还是念太空的人 英文也很烂 当初出国toefl还考了七次 之前还有一间公司说我英文太烂给我reject GPA也烂得可以 面试被打枪了24次 他最後还是撑着找到工作了 希望我的这些废话 可以在你们以後的求学 或是就业生涯上帮上一点点微不足道的忙 Fight on,Trojans! --

※ 发信站: 批踢踢实业坊(ptt.cc) ◆ From: 76.126.241.184 --

※ 发信站: 批踢踢实业坊(ptt.cc) ◆ From: 76.126.241.184