作者faxer (飞克斯)
看板learnyf
标题交大电子：SystemVerilog for Verification
时间Sat May 18 20:14:04 2013
「SystemVerilog for Verification」
开课日期：5月22日至6月19日(每周三) Pm 18:30-Pm21:30，共计12小时
6/12端午节停课一次
有兴趣者请赶快上网报名!
http://submic.ee.nctu.edu.tw/curriculum/curriculum_signup.php?Sn=371
课程大纲：
1. Review of Verilog HDL
2. SystemVerilog Verification Features
3. OOP and Classes
4. Constrained Random Generation
5. Interprocess Synchronization and Communication
6. Assertions
7. Functional Coverage
黄俊铭 教授
现职：国家实验研究院晶片系统设计中心 设计服务组 研究员兼组长
专长：VLSI Design and Testing,Platform-based SOC Design,Multimedia Communication
．4,000元 备注:学员自付4000元，工业局补助4000元，共计8000元
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.113.11.205