作者eola (eola)
站内hardware
标题Re: [请益] 请问记忆体的参数
时间Sun Feb 12 20:06:48 2006
※ 引述《JJa (年轻辣爸)》之铭言:
: 记忆体的参数是不是越小 代表效能越好呢???
: 本来是3-3-3-7 现在改成2.5-3-3-6 是不是後者比较好???
理论上当然是越小越好.但是实际上有没有造成你看的见的改变.
这就不一定.理论上也是越前面的那个数字影响越大.实际上也是
不一定.
根据lostcircuits的Memory FAQ中的某篇.
在PC133的时候CL3与CL2会造成很大的效能影响.
但是在DDR266以上的时候CL2与CL2.5 or CL3影响没有
那麽大.
为什麽?跟Memory Controller的Policy有关.
在PC133的时候,"下一个Read Request/Col Addr"
只能在前一个burst资料的第三个cycle以後才送出.
所以造成CL3的时候,"多出的1 cycle latency没办法隐藏"
但是DDR SDRAM下,因为没有以上规则的限制.所以CL>2的
多出来的latency影响就可以被bank interleave或者是
其他技巧解决掉.
DDR SDRAM下CL的影响性降低.但是相对的tRCD的影响就提高了
(其实1T/2T command的影响更大.....)
(补充:以上说法我只看过该篇FAQ提到,不曾在其他地方看过
从其他文件的PC133 SDRAM Timing也还没找到能印证
的....)
换言之理论告诉你DDR怎样的timing下理论频宽较高.
可是实际上的memory controller实测结果可能没差或者是
相反.理论上这些延迟越小越好,实际上你不知道你的memory
controller是不是刚好有针对特定范围内的延迟作最佳化.
: 最近在学超频
: 顺便再问一下 记亿体要如何超频???我的3000+ 939
: 小超250*9 可是ram无法跑同步 只能跑166
bios设定DDR166,在250外频下执行的是DDR41X.
如果你还想设200的话.那就变成DDR500了.
所以你的问题变成.不换RAM的情况下如何使DDR400变成DDR500.
...........天晓得.
其实答案也不见得没有,去改memory controller对於
Memory实际时脉去trigger的门槛等.相关参数有很多.
不过除了DFI有可能把这些选项开放出来以外.
其他大概要靠patch bios来解决.
而且没人有把握这地方怎麽改才有效或者是改出来
没有伤害性....
: 我要如何才能跑200???
: 不要说换ram耶~
: 谢谢噜
你还没发现你这种设定下也已经超频到记忆体了吗??
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.114.79.128