※ 引述《[email protected]》之铭言： > 就因为pci-e 是intel创造的吗 > 这好像有一个组织在制订规格 > 那既然是共通规格 跟pci一样 > 为什麽k8主机板要晚一步支援pci-e > 还有sse技术 p4已经有sse3 k8还是只有sse2 k7只有sse > 如果sse是共通的技术 那是不是应该同时支援? > 这样不会造成不公平竞争吗 PCI-express 跟 AGP 甚致 PCI 其实都是 intel 一手制定推广的, PCI-express 会出现不只是取代 AGP 有效频宽不够的问题, 主要 还有加入可以拆开/合并运行 (我们已经可以在很多 SLi 的板子 上看的到有人用四条 pci-e x1 兜一条 x16 的 slot 给 VGA 用), 两条完全独立的进出通道 (PCI 与 AGP 是混合, PCI 甚致 data 跟 address 混合使用), 更覆杂的 packet frame 以利往後可以 在 arbiter 上就可以实行 QoS 对指定 bus 做流量管理, 也就是 说, intel 这次制定的 pci-e 从低阶到高阶应用完全 cover 到, 可以说是一个眼光很长远的设计. 而 intel 想用 pci-e 的优势 把对手相隔最多一季, 他们做到了, 只是 915/925 的销量不如 预期, 让 pci-e 的推进速度延缓许多, 不过在 915 低阶版开始 下杀 30USD 以下晶片组市场时, pci-e chipset 的战场应该就会 开始火热起来, 我很期待. SSE 也是 intel 自己订给自家 x86-32 用的 SIMD 指令集, 其实 主要目地 intel 是希望能用 sse 去取代先天不良的 x87. SSE 相较於 MMX 多了对浮点数的支援这个大家都知道, xmm0-7 扩增到 128bit(int), SSE2 的改进了它可以运算两笔 64bit float (SSE 只能四个 32bit float), 让 MMX 指令也可以使用到 128bit 宽的 xmmx, MMX 可以运算的宽度加了一倍, 也开始有 shift (128 only) 的指令. 到了 SSE3 增加的东西就没 SSE2 多了, 64bit float 加+减 (ADDSUBxx), 浮点对整点转换, 多组 数据相加或相减後合并打包 (HADDxx, HSUBxx), load 128bit interger (相当於两次 movdqu) 还有对 SIMD 指令在 HT 状态 下跑时要监控的 monitor 与 mwait, 这样就不用特别去算 cycle count 就可以控制到让两个 thread 同步或不同步输出结果. 但是可以发现一点, intel 对於新增 SSE 指令集态度不算积极, 几乎是每一版放一点功能, MMX 进到 SSE 可能因为 P6 uOPs 扩充幅度已经快满额没办法做很多, 只做了低精确度的 32bit float packet 运算 (试想, 从 P2 进到 P3 事实上根本没改什麽 东西, SSE? processor series? 後面那项後来也被拿掉了), SSE 到 SSE2 算是一个比较大的改进, 但也仅只於 MMX 精神层面 上的扩展, 到 SSE3 终於把天杀的浮点对整点转换做进去了, 敝人认为这个功能早在 SSE 第一版时就该做进去而非等到现在, 然而到了现在也只能在四则上动手脚, 真正比较需要的 sin/cos 与 exp 转换等迟迟不见踪影, 偏偏这种又是硬体查表的东西, 还要再推进推出 stack 给 x87 去算. 个人是觉的, SSE3 基本上只是 prescott 一些功能还没解 NDA 前的一个促销手段, 实际的供献还比不上 SSE2. 这些都是 intel 自力开发的东西, 自己要加进去那是当然的, 没啥公不公平竞争 的问题, 就像今天同样问 intel 的东西都没 3Dnow 是否不公平 一样意思. -- 石室诗士施氏，嗜狮，嗜食十狮。氏时时适市视狮，十时，氏适市，适十狮适市。 是时，氏视是十狮，恃十石矢势，使是十狮逝世。 氏拾是十狮屍，适石室。石室食时，始识是十狮，实十石狮。试释是事。 原作: 语文学家赵元任 "石室施氏". -- ╭┼ Origin: 幽谷˙反地球联邦组织 aeug.twbbs.org ┼┘ Author: dolphi 从 192.168.2.2 发表