作者Goofer (周大侠)
看板comm_and_RF
标题[请益] Cadence设计好的CDR电路怎测BER跟浴缸图
时间Sat Aug 12 16:01:33 2017
请问有设计过serdes或是做过TRX的大大
要怎麽在模拟时就能测得BER呢??
之前有在ADS看过这样子的tool
得先将Cadence的电路汇出，然後再汇给ADS
但是会遇到ADS跟Cadence的model不合的问题
想问有没有直接在Cadence上做的方法
特别是高频10G以上的电路
应该不太可能用传统的方法
将Recorvered以後的资料跟原始资料做比对(XOR)
再来看每多少笔资料会产生错误吧?
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 140.114.108.172
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/comm_and_RF/M.1502524895.A.BAD.html
1F：推 xeaper: 用 verilogA 吧 111.82.156.76 08/14 19:50