作者T3T (G.S.M.W)
看板comm_and_RF
标题Re: [问题] RF-pcb layout 50欧姆问题
时间Thu Jul 14 09:14:35 2016
※ 引述《jack6904 (爱迪生)》之铭言：
: 放在这不知道有无违反版规
: 若有的话,还请告知,我会自删
: 今日与我家长官讨论RF PCB- Layout
: 基本上trace跟叠构都要匹配成50欧姆
: 可以用软体计算(polar)
: 老大忽然问了一句,如果线宽变大了
: 你要调整哪边才能匹配成50欧姆
: (gap?高度?...?)
: 後来我用软体模拟 线宽5mil改到13mil
: 可是匹配质似乎不影响(没变)
: 各位板上菁英是我弄错了吗
: 蛮好奇的
: 如果线宽变大,直接影响的是哪边?
: 还请求解
线宽变大 阻抗下降
如果你要调回50欧姆
那就是你讯号线跟Ref GND的Gap要拉大
所以你常会听到Layout工程师说挖空挖空
就是这意思
如果是走表层 Microstrip Line
本来以Layer2为Ref GND 线宽变大後 为了挖空
其Ref GND就可能变成Layer3
挖空的好处是
1. Insertion Loss变小 因为线宽变大
2. 降低讯号线跟Ref GND的寄生效应
3. 每片PCB的阻抗较一致 因为PCB板厂洗板子 线宽肯定有制程误差
你如果线宽太窄 误差给你个0.1mil 就会有影响了
这尤其在工厂量产时最明显 会有良率问题 因为每片PCB的阻抗都不一致
坏处当然就是占空间
--
标题 Re: [请益] 适合口才不好的工作 ?
大体化妆师 清洁队员 灯塔看守员
1F：推 obov: 感谢大大热心分享
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 220.132.62.158
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/comm_and_RF/M.1468458892.A.400.html
2F：推 obov: 感谢大大热心分享 73.162.224.26 07/14 11:51
3F：推 n19900223: 钓出教主 安安223.140.243.122 07/14 12:42
4F：推 profyang: 我还以为你是指在GND挖洞勒... 114.37.160.97 07/14 14:57
5F：推 gs5106: 比较好奇第2点 减少寄生效应 210.61.122.2 07/28 16:02
6F：→ gs5106: 虽然离地远了 可是走线面积增加 210.61.122.2 07/28 16:03
7F：→ gs5106: 寄生效应不就又回来了? 210.61.122.2 07/28 16:03
大大 你是对的 囧
我拿我之前案子Stacking算了一下
http://imgur.com/a/TBEF8
挖空後的寄生效应还比较大................
看来还是要计算过後才知道 因为d拉大跟A变大都会有影响
感谢指正
※ 编辑: T3T (220.132.62.158), 07/28/2016 21:54:10
8F：推 cajole145: 所以有些PCB四层仍然坚持TOP BOTTOM铺 1.164.79.160 07/29 10:15
9F：→ cajole145: 满GND 不是没道理的 1.164.79.160 07/29 10:15
10F：推 bizer: 推，长知识 36.225.240.114 08/07 16:45