作者PanzerVOR (武运长久)
看板comm_and_RF
标题[问题] 关於FIR filter改进的polyphase 架构问题
时间Wed Oct 9 22:44:57 2013
小弟要进行FIR滤波器的硬体实现(verilog)
因为抑制的db达到80db，系数多达144阶，所以要进行利用poly phase架构的改进
看了下列的网路文章
http://ppt.cc/e~~T
介绍了在一个8tep的fir filter拆成4x2的滤波器架构，
在初步的polyphase架构在资料进入的时候用逻辑电路去做一个旋转开关，
但是仔细想想用手去推倒输出结果又不是正确的答案，
里面的架构图又只有4x2系数的block，不知道详细的电路图，
请问有没有关於polyphase filter的详细电路图呢？
最好有详细到暂存器与系数乘法器的位置，拜托各位大大，
小弟看了很多网路的paper还是不太知道详细架构图。
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.115.152.125