请教板上各位大大，有没有什麽情况是我疏忽的 而导致我可能产生pre-sim和post-sim的结果不同(full-custom) (使用T18制程) 最近在画一个计数器的layout，DRC和LVS都过了。 pre-sim的计数是正确的，而post-sim的计数却是错误的。 我尝试各种方式去解决这个问题 以及拦截中间的信号的输入正确与否 结果我拦截到一个经过nand2的资料有误 拦截到的两输入分别为0和1(正确的)，但是输出结果却为0。 正确来说应该是应该是输入为0v和3.3v，而得到的结果为0.67v(视为0) 後来我将测试的电压改成0~5v。同样拦截这部分的输出变为约1.49v... -------------------------- 结果我总共设计的8bit，在高位元的第4位元出错 我在该位元的组合逻辑电路中的nand将传入的资料加入一个buffer後，这部分就对了。 但是最低位元第零位元却错了。一样错在几个nand後的结果错误。 (最低位元只用nand和inv组合而成，inv应该立即收到资料反向，应该不太有问题) 我们原本的设计在底层到上层都有buffer约1推2~4 但是还是改好一部分对，又会出现另一部份错。 (上面加的buffer是额外又再加的) 在想有没有可能是我们设计上的忽略？(电子元件上的特性?) ps.抱歉，我不是电机电子系出身的，在这方面的知识较为薄弱， 只能尝试可能哪里有错改看看会不会突然对 还有我设计的整个系统已经写好verolog code且以model sim验证波形结果正确了 并且烧於fpga板上的资料是正确的。才依照code的逻辑function开始设计的。 请各位专业的大大给点类似经验或是猜测的意见，让我去尝试修改看看。 -- --

※ 发信站: 批踢踢实业坊(ptt.cc) ◆ From: 140.121.197.60