作者deathcustom (litron-intl)
看板comm_and_RF
标题Re: [问题] 新手的calicre DRC error修正问题
时间Mon Dec 5 10:17:13 2011
※ 引述《A1987331 (Weinor)》之铭言:
: 新手最近刚接触cadence的软体
: 目前在设计最基础的逻辑闸(nand、nor、not)
: 目前进行到layout的绘图,大致上两个物件之间的间距规格
: 都依照我们助教所给的标准来绘制
: (利用坐标轴的方式计算出(left、right、top、bottom)相对位置
: 理论上没算错应该是符合drc间距的规格
: 然後启用calibre的RVE软体进行drc验证
: 然後开启RVE的错误讯息与.summary档
: 观看错误讯息
: in .summary file统计出的错误有以下七个
: CELL nand3 .................... TOTAL Result Count = 7 (7)
: RULECHECK M1.S.1 .......... TOTAL Result Count = 1 (1)
: RULECHECK NO.IND.PO.R.3 ... TOTAL Result Count = 1 (1)
ratio(一般来说要在20%~80%之间)
: RULECHECK NO.IND.M2.R.1 ... TOTAL Result Count = 1 (1)
: RULECHECK NO.IND.M3.R.1 ... TOTAL Result Count = 1 (1)
: RULECHECK NO.IND.M4.R.1 ... TOTAL Result Count = 1 (1)
: RULECHECK NO.IND.M5.R.1 ... TOTAL Result Count = 1 (1)
: RULECHECK UTM20K.R.1 ...... TOTAL Result Count = 1 (1)
基本上
XX.R.xx的错误,在还没加上dummy之前可以忽略
发现错误的时候,对那个错误连点两下,会跳到你的错误上面标示出来
这样你可以很明白你错在哪
或者用cluster display,一次把所有错误标示出来
: in RVE 的错误讯息
: Check M1.S.1
: 错误讯息为 M1.S.1 { @ min. M1 space < 0.23
: EXT M1 < 0.23 ABUT < 90 SINGLUAR REGION
: }
: 标示的座标为 (0.985, 4.18) (1.855, 4.18) (1.69, 4.34) (1.15, 4.34)
: 然後我去看我的LAYOUT图,好像不是刚好一个物件的范围@@似乎是一个梯形面积
: 然後我也去找了一些关於EXT、ABUT的描述图,不过还是不知道如何修正这个错误
标示出梯形的部分,通常是说你的距离不够
距离(或长度)要等於梯形斜边那麽长才行
在这种状况下就......他需要多长(看error上面写的文字)
照改就是了
: 以下附上网址,不过网址中有简体中文名称,不知道看得到吗@@
: http://www.chalayout.com/Article/%E6%B5%8B%E8%AF%95%E9%AA%8C%E8%AF%81/200511/20051116104111.html
: (google搜寻 DRC ABUT ,然後第一个 Calibre DRC 介绍 就是了,
: 里面有图解说EXT、ABUT、等等,但看没看懂和上面错误的相关意思)
: 至於 Check NO.IND.*.R.* 这几个错误的讯息好像都是跟密度(浓度)有关的
: 目前暂时不理会他QQ
: Check UTM20K这个也是跟密度有关的,在网路上看到的就是先暂时忽略@@..
: 想请问一下,例如上面drc档说明的错误是要怎麽看@@
: M1应该是指Metal 1吧@@(不是很确定@@)
: M1 = metal 1?
: S = space?
: 其他的要怎麽看他是指layout的什麽东西或范围呢@@
: 另外layout的小疑问
: nand3的layout仿照下面的网址的layout设计的
: (但是我在绘制时尽量画的很小符合助教给我们的最小间距)
: http://www.eecs.tufts.edu/~lbu01/finalproject/Chip_Modules/Gates/NAND3/nand3.htm
: 另外contract没有像图片中打那麽多个
: 我这边是想问 图片中的out那条水平的metal
: 在我的layout图中横向跨在n-well、PIMP、NIMP上,会是这样导致的错误吗?
: (我们统一layout面积的高度,所以n和p之间的距离很小)
: 另外助教给我们的范例图没有pin in和out上面那个粉红色的物件,後续会有影响吗?
: (助教给的invert范例 没有pin in和out上面的物件也可验证成功DRC、LVS)
: (使用tsmc .18 制程)
: 题外话一问:
: 我在网路上寻找资料的时候
: 好像看到有人对drc error的修正是使用laker软体
: 好像会自动找到layout有不符合rulecheck的地方?
: 然後就可以找到座标对那个错误做修正(不是很确定@@)
: 不过我们似乎还没有教laker这个软体
: 内容有点落落长,感谢各位的看完~"~
(cadence也可以)
没有人PN之间隔那麽远啦
那一段大概可以砍掉八成
莫非那个例子是助教给的?
那你们的助教真的该......
--
为什麽那边那个人那麽伤心呢? ││││││
因为他是北部人啊,吃的比我们还毒哩! 2.5ppm ˍ︵ │││ 还好我们
0.5ppm
◥ ◥ 2ppm ╱ ╱▏ ││ 不用吃…
◤ ◥ ◤ ◥ │ ̄▏ ˍ 0ppm
| | | ╱ ╱ ﹨
◥◢  ̄ (||) ω ╯ ㄦ
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 114.42.88.173
1F:推 A1987331:谢谢大大详细的解说~~已经依序对照解决 140.121.197.60 12/05 16:58
2F:→ A1987331:错误了。范例中的layout图只是我上网找的 140.121.197.60 12/05 16:59
3F:→ A1987331:的范例,避免layout的小地方错误,间距有 140.121.197.60 12/05 16:59
4F:→ A1987331:的部分我有尽量改成跟助教给的最小范围了 140.121.197.60 12/05 17:00