作者happy3308 (Johanson)
看板comm_and_RF
标题Fw: [问题] VHDL
时间Fri Dec 2 12:36:56 2011
※ [本文转录自 Electronics 看板 #1Es5MoGA ]
作者: happy3308 (Johanson) 看板: Electronics
标题: [问题] VHDL
时间: Fri Dec 2 12:35:57 2011
小弟最近在做VHDL想关CODE 假设前端讯号进来经过种种处理之後,
得到的是CLOCK 数, 由於讯号源不稳定，导致CLOCK 数 是不稳定的,
在此假设依序得到的五笔800 1000 1100 1200 1300 CLOCK数量,
请问是否能在VHDL 中 做平均呢?? 希望大家帮忙!!谢谢!
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.123.121.166
※ 发信站: 批踢踢实业坊(ptt.cc)
※ 转录者: happy3308 (140.123.121.166), 时间: 12/02/2011 12:36:56
1F：推 dididog:看不太懂描述..不过有一种叫做 203.69.97.52 12/02 13:45
2F：→ dididog:moving average的方式可以参考看看 203.69.97.52 12/02 13:45
3F：→ happy3308:感谢...140.123.121.166 12/02 15:07