※ 引述《cwfy (我是牛奶糖)》之铭言： : ※ 引述《mslhu (ㄚ松)》之铭言： : 问问题要表示清楚...... : : 我是设计pa的新手 : : 现在设计完电路後要布局 : : 我功率级放大器的静态电流是30mA : : 考量到current density所以大约走线是30um长 : 宽还是长 维大力?义大利? : : 但是我看我电路在p1dB点的暂态电流最高高达180mA : : 所以说我电路布局的走线要布到180um之宽吗？ : 我想你是想说宽吧 : : 还有我模拟Pout v.s. Pin时输入会打到20dBm : : 我看我电路的暂态电流最高会高达400uA以上 : 400 uA = 0.4 mA 维大力?义大利? 400mA? : : 那是否我的电路走线宽度若只布到180um那 : : 在量测电路时输入若打如此高电路会fail？ : : 另外要请教一下若走线宽度有符合current density : : 的要求，例如走线宽度30um，但是拉到电晶体内的drain端 : : 是经由metal1其宽度可能只有10um何以 : 而以 : : 那这样没有问题吗？ : Current density看使用温度看使用时间 最後还要看IR drop + Eletro-migration : 想稳当然是PDK说多少就画多宽 : 面积不够大想拼就要求神保佑烧香拜佛罗 这个Electro-Migration Rules一般内部是规范成单位最高rms current， 你应该可以要的到这个资料，depends on metal layer，1um can hold from 1-3mA， 铜线可以hold 10x current，我猜你应该也是用铜Layer。 如果你算出来最低宽度是30um，那当然你到drain端的总和也要30um， 就把current当成高速公路，三十线突然merge成十线道最後肯定给你堵在十线道入口。 还有via，每个via也是有最高规范的，很容易被忽略掉。 有次design review就看到一个很好耗电的block摆了一堆超宽的metal， 大家看的直点头说好，很有sense，最後眼尖的处长看到超宽的metal透过一个via 接到底层去。。。。。 --- 如果tape out出去 应该一开机就烧掉了 变成AC-Coupling 那个人好像不是我 忘了 -- 嗨!!我是阿龙,以前我也是个矮个子. 谈到长高,我得经验最最最最可靠. 真享高.是您最最最最好的选择. 成长只有一次不能重来. --

※ 发信站: 批踢踢实业坊(ptt.cc) ◆ From: 207.114.132.30