作者hoperkey (恩)
看板comm_and_RF
标题Re: [问题] 请问有关Ethernet Phy中的equalizer
时间Mon Jun 7 16:15:15 2010
※ 引述《hmlin (hsiumin)》之铭言:
: ※ 引述《hoperkey (恩)》之铭言:
: : 想请教一下
: : 一般802.3(10M/100M)会定义讯号送出去的时候要scramble
: : 所以RX路径需要de-scramble
: : 如果把这样的RX去收一个没有scramble的讯号
: : 是没有办法descrable lock的
: : 但是除了pcs无法descramble成功之外
: : 为什麽前端的equalizer也会无法收歛呢
: : 我这边的equalizer是LMS的adptive equalizer
: : 难道说这样的equalizer不能收single tone的讯号吗
: : 还是有其他原因呢
: : 还请版友不吝赐教
: : 谢谢
: EQ会不会收敛会应该跟de-scramble无关
: 那de-scramble那是PCS的事 EQ应该是PMD的事 <-太久做的 年纪大记不得
: 你要不要直接在DAC外面直接接一个loop back, CAT5/6线TX/RX对接
: 把scrameble/descramble关掉试看看 理论上应该是跟EQ无关
: 不过为啥要打sinetone啊 我记得IEEE comformance test没这项说
感谢hmlin的回应
我一开始也是觉得EQ会不会收敛跟descramble无关
是PCS的事情
所以如果RX收到没有scramble的讯号时
应该会SNR train的起来(双方都还在打IDLE CODE)
之後才会descramble lock不了,然後state重新来过
直觉是认为EQ仍然会收敛,只是PCS de-scramble会有问题而已
但是後来发现,当RX在收没有scramble的讯号时
前面的EQ就已经train不起来了(这时先不管後面的pcs,此时也还在打idle code)
所以才会觉得很奇怪
想说是不是有EQ本身(或是DC wander)有什麽限制
这个测试并不是standard里面有规范的
纯粹是special case XD
感谢版友赐教
在TP接loop back的建议可以试试看
再看看跟simulation有没有一致
感谢 :)
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 203.69.97.52