http://www.2cm.com.tw/technologyshow_content.asp?sn=0902190010 产品生命周期日益缩短　DSP可编程弹性炙手可热 新通讯 2009 年 3 月号 97 期 文．Eran Briman 数位讯号处理(DSP)是由一个数位或符号的序列来表示讯号，并将这些讯号转化为人们利用 数位设备便可以看到和听到的格式。在真实生活中，讯号无处不在：吾人的所见所闻(所有 的声音、动作和物理现象)都是类比形式的。在经过适当的类比数位转换动作後，就能够利 用DSP来进行运算处理。透过DSP所引进的多种数位功能，无论是数位格式音讯流资料的压 缩、视频流的解压、特定个体的识别、或者无线讯号的调变/解调，DSP都能够一一处理， 换言之，DSP是许多功能实现的关键。 摘要: 不同处理器各有先天优势 #事实上，DSP功能不一定只能在DSP元件中实现。中央处理单元(CPU)、微控制器单元(MCU) 和原生DSP都可以被用来实现DSP功能。 #Pentium和PowerPC都是性能极高的CPU: 其极高的运行频率带来的高功耗是一大问题，不适用於嵌入式应用。 安谋(ARM)和美普思(MIPS)等公司发展MCU: 均提供专为嵌入式应用而设计的核心。这些MCU适用於任务控制，并与作业系统完全相容。 一般而言，MCU没有DSP功能，但有些MCU则可以添加DSP功能。 #但MCU无法实现高性能的DSP功能，因为其设计的原意不在於此。有些MCU透过增加特殊的 DSP指令来提高性能，它们既保持了灵活性，同时又提高了DSP功能的执行速度。有些MCU 还带有硬体加速器，它们虽然可提高DSP性能，但却降低了灵活性。 与MCU相比，CPU的运行频率如果在1G～2GHz范围，其DSP功能执行速度就相当快。然而， 功耗问题却是其主要的应用限制，特别是在可携式装置中，除非采用非常大容量的电池， 否则在手持式设备中采用CPU来实现DSP功能是不可能的。 原生DSP和带硬体加速功能的DSP则可以提供最高的DSP性能。值得注意的是，由於特定应用 积体电路(ASIC)以硬体逻辑来处理DSP功能，因此具有极高的DSP性能。如果系统要支援高 画质H.264图像，可以选择ASIC方案，但选用这类ASIC将会影响灵活性。 灵活弹性与即时处理为DSP两大卖点 #DSP能够支援广泛的记忆体频宽，所以可同时执行多个演算法单元，这是非常重要的 ，因为许多采用DSP元件的系统必须随时准备好接收和处理资料，故DSP同时执行众多算术 单元是必需的。即时处理是另一个关键因素，而大多数CPU和MCU都缺少即时执行功能。有 时候，一项任务必须在某个时段完成。例如在视讯处理中，每33微秒就要开始一个新的影 格，这意味着当前影格的资讯处理必须在下一个影格开始的时间之前完成。对於具有诸如 33微秒这类明确预先处理时间要求的应用，DSP是理想的处理器。 另一个CPU/MCU和DSP最主要的不同，则是资料存放的架构。和CPU/MCU工程师大相迳庭的是 ，DSP工程师通常都不喜欢使用快取架构，因为它会给应用带来某种程度上的不确定性。基 於这个原因，设计人员通常选择直接记忆体存取(DMA)，因为DMA规定了运算和/或存取记忆 体的确定时间，而快取架构可能无法满足即时要求。但在某些情况下，DSP还是可以利用快 取记忆体来进一步降低晶片的整体尺寸。另外，DSP还具备预测资料存取模式和降低功耗等 优势，这些都是吸引工程师选择使用DSP的重要原因。 处理器设计牵一发动全身　弄巧成拙机会大 #在MCU中添加DSP功能有时是个很不错的想法，然而值得注意的是，如果工程师要在原本 不支援DSP功能的MCU架构中自己动手修改，这个架构也许会变成一个充满补丁(Patchy)的 架构，且加入一个非标准处理器经常会导致问题丛生。 原文有含完整的概念和图形解释 #由於MCU架构彼此之间的关系如此牵一发而动全身，设计人员只要稍作修改，很快就会把 原本完整的架构弄得像百衲布一样到处充满补丁，再也不是原本的样子。 #这种补丁架构的另一个问题是这样的DSP缺乏某些基本功能，如执行巢状回路 (Loop-nesting)等。此外，这类架构也缺少一些基本的DSP定址模式，比如回路缓冲器 和位元倒序(Bit-reverse)模式。 此外，这种「可组态MCU」还存在一个问题，即非标准。非标准的架构将导致软体维护变得 极为困难，因为设计人员在使用这种MCU进行系统开发时，必须重复地把软体从一个架构移 植到另一个架构，而且不能重覆使用代码。这也意味着协力软体厂商所开发的代码未必能 在调整过後的配置上正常运作，因为有些指令和机制是不同的。 嵌入式DSP成为SoC设计重用之关键 #新推出的65奈米和45奈米互补式金属氧化物半导体(CMOS)制程使光罩成本大幅度增加， 同时晶片设计的复杂性也因为更高的功能整合而增加，这些因素均使得处理器晶片的开发 成本越来越昂贵。但晶片供应商产品开发的速度不能因此而放缓，因为终端产品的生命周 期越来越短。现在已经很少有生命周期超过一年的消费性电子产品了，因此，系统客户会 期待半导体元件供应商定期推出新版解决方案，这为晶片供应商带来了巨大的挑战。 在这样的情况下，如果能在产品中重覆使用SoC(图4)，即在多个产品和多款版本中使用相 同的SoC，是最为理想的做法。要达到这个目标，目前的趋势是，在SoC中把原始DSP当作 可编程设计引擎来执行，产品将建立在软体设计的基础上。晶片厂商不必为特定功能增加 处理器和进行配置，而只须透过增加/改变软体，就可实现新的功能。 -- Smith's 电子 VS. 通讯 的好奇 http://uefangsmith.blogspot.com/ ζ ξ -● ν) √■ˍ▁▂▃▄▄▃ --

※ 发信站: 批踢踢实业坊(ptt.cc) ◆ From: 123.110.129.48 ※ 编辑: uefangsmith 来自: 123.110.129.48 (02/21 11:49) ※ 编辑: uefangsmith 来自: 123.110.129.48 (02/21 11:50) ※ uefangsmith:转录至看板 Electronics 02/21 11:57