作者ONITSUKA (你管别人怎麽想)
看板comm_and_RF
标题Re: [问题] 请问有关divider的问题
时间Wed Feb 18 13:22:57 2009
※ 引述《bigbigbigbir (...)》之铭言：
: 小的最近看了paper是有关除2电路的
: 是用D flip-flop所组成
: 在文中提到说divider的速度是在sensing mode时候所决定的
: 也提到说是因为constant load的关系所造成
: 因此改良过後的是用dynamic loading取代
: 请问版上大大 能否帮我稍做解释一下呢 谢谢罗
如果你是大信号动作..
基本上就是RC充放电的概念..
以充电来说..sense mode时..vdd会透过load对输出充电..
如果你是用R就是constant load..R及Cload的充电时间基本上是固定的..
但如果R是以mos取代..搭配适当的讯号..可以利用mos nonlinear的特性..
这就是dynamic load的概念..
在需充电时得到小阻值..小r搭Cload快速充电..
在hold时又可以得大阻值..近似open..
小信号下的思考其实也是一致的..大R会使pole往内缩..
电路操作频宽受限..速度自然变慢..
其实这类的divider..power不变下..
速度要快都要从想办法让操作时的rc变小..
希望有解答到你的问题..
有错请指正..
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 61.220.249.213
1F：推 bigbigbigbir:请问一下 在latch mode时的R*C不会140.116.187.133 02/19 14:57
2F：→ bigbigbigbir:影响到速度吗140.116.187.133 02/19 14:58
3F：→ ONITSUKA:latch时是把值锁住 输出并无信号改变.. 61.220.249.213 02/19 20:21
4F：→ ONITSUKA:如果有改变 那就不叫latch 61.220.249.213 02/19 20:22
5F：推 bigbigbigbir:所以说决定速度在於sensing mode罗 115.43.216.237 02/20 00:45