作者obov (我十年前是美少年)
看板comm_and_RF
标题Re: 关於一个乘法器跟加法器的复杂度比较....
时间Thu Jun 26 10:43:04 2008
※ 引述《cckuo0305 (没有)》之铭言：
: ※ [本文转录自 Electronics 看板]
: 作者: cckuo0305 (没有) 看板: Electronics
: 标题: 关於一个乘法器跟加法器的复杂度比较....
: 时间: Thu Jun 26 09:02:54 2008
: 请问一下有没有相关的书或论文有在比较的
: 当然这还跟 wordlength 的大小有关
: 如果从基本的架构来看
: 同样是 N bits 的乘法器大约为加法器的 N 倍(以所须之 full adder来看)
: 但如果不同的设计方法(focus在gate count或latency)会有不一样的比较结果
: 有没有人有看过什麽书或论文有相关结果的
: 谢谢
WESTE那本CMOS VLSI有提到sequential static cmos adder大概有哪些架构
实际上路上找到的paper也大概是从那几种变来的
gate count, area, speed, power等等都有比较
如果你的adder想搞pipeline那就又是另外一回事
一般乘法器关键还是加法器
有在乘法器上钻研的书好像不多
不过反正早就是pipeline的时代了
要怎麽搞还是先看spec看制程再说
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 76.103.52.84