作者baoerking (basketball)
看板comm_and_RF
标题Re: [问题] verilog的问题???
时间Wed Apr 30 13:22:20 2008
小弟看了一下大大给的testbench,发现跟我用
wave给的波形都一样,结果却大大的不同,小弟
想了一下,想请问大大,如果要出现0跟1的变动
,不就nrst也要0跟1变动才能出现。如果nrst只
有一段1一段0还会出现010101的现像吗?
小弟觉得是quartus本身的问题,只是不知为什麽
?
※ 引述《sasako (微笑待人)》之铭言:
: ※ 引述《baoerking (basketball)》之铭言:
: : 小弟在此在各位大大请教一下,
: : always@(posedge clk or negedge rst)
: : begin
: : a=clk;
: : end
: : 与
: : always@(posedge clk)
: : begin
: : a=clk;
: : end
: : 为什跑出来的结果会不一样呢?
: : 上面的a会1跟0的变动,而下面的
: : 只会抓到1而已。我是觉得上面的
: : 也应该只会抓到1而已才会,但why???
: : 各位大大帮个忙一下,小弟用的是quartus下去跑的。
: : 也是跑functional(理想的)。
: 我很无聊的帮你试了一下
: 上面的我可以让a 都是 1
: 我是用ncverilog跑的...
: 以下是我的testbench
: ========================
: `timescale 1ns/100ps
: module test;
: reg clk,n_rst;
: wire a;
: initial begin
: $fsdbDumpfile("abc.fsdb") ;
: $fsdbDumpvars ;
: end
: abc ABC(
: .clk(clk),
: .n_rst(n_rst),
: .a(a)
: );
: always #10 clk=~clk;
: initial begin
: clk=0;
: n_rst=0;
: #1 n_rst=1;
: #9 n_rst=0;
: #1000
: $finish;
: end
: endmodule
: ===========================
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.127.205.86