作者ck881256 (猪北鼻)
看板comm_and_RF
标题[问题] 有关verilog在做gate-level simulation的问题
时间Wed Feb 20 18:06:18 2008
如题 我现在在做tsmc 0.18um Artisan制程的gate-level simulation
不过在模拟时遇到这个warning
"Failed Attempt to annotate to non-existent path"
范例如下:
failed attempt to annotate to non-existent path (IOPATH (posedge B) Y)
of instance dffpos_inst1 of module DFFPOSX1 <xxxx.sdf file, line xxxx>
去查网路上的讨论发现似乎是tsmc18.v跟产生出来的.sdf
两者对於timing的设定语法不同
(.sdf会设定 edge-triggered但tsmc18.v则无)
虽然说现在gate-level是跑得出来 都没啥问题
不过我还是想消到这个warning 因为不知道会不会有影响 >"<
(网路讨论是说可以用write_sdf -noedge来消掉
可是现在新版的DV早就没-noedge这个选项了吧 @@)
总之大家如果有人会 或是也曾遇过这个问题的话
请帮帮我 谢谢!!感激不尽!!
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 218.167.13.100
1F：→ wildwolf:去改.v档，把SDF的condition delay 写进 140.113.212.9 02/21 15:51
2F：→ wildwolf:去，只是得要改数百的cell，这也是 CIC 140.113.212.9 02/21 15:52
3F：→ wildwolf:不改的原因。或者是写出 1.0 的 SDF 140.113.212.9 02/21 15:53
4F：→ wildwolf:直接舍弃 condition delay 不用 140.113.212.9 02/21 15:53
5F：→ wildwolf:另外你问到有啥影响，基本上就是代表这个 140.113.212.9 02/21 15:54
6F：→ wildwolf:delay没有正确的 annotate 到 simulation 140.113.212.9 02/21 15:54
7F：→ wildwolf:所以你看到的 cell delay 就是 .v 里面写 140.113.212.9 02/21 15:55
8F：→ wildwolf:的数值 (一般是 1.0ns) 140.113.212.9 02/21 15:56
9F：→ ck881256:谢谢您的回答!那我想请问一下 用1.0的SDF124.218.102.130 02/21 21:59
10F：→ ck881256:(舍弃cond. delay)去跑 这样的model不是124.218.102.130 02/21 22:00
11F：→ ck881256:也会不准吗@@难道真的只能手动改tsmc18.v124.218.102.130 02/21 22:01
12F：→ ck881256:才可得到较准的结果罗?有没有第三种方法?124.218.102.130 02/21 22:02
13F：→ wildwolf:0.18um的design用 1.0 SDF 去跑就可以了 140.113.212.9 02/22 10:41
14F：→ wildwolf:第三种方法就是使用 cell characterize 140.113.212.9 02/22 10:41
15F：→ wildwolf:重建所有cell的 .lib 和 .v，就ok 了 140.113.212.9 02/22 10:42
16F：→ wildwolf:不过不是一般的学生玩得起的.... 140.113.212.9 02/22 10:43
17F：→ wildwolf:第四种方法则是改用 bgx_shell, 然後 140.113.212.9 02/22 10:44
18F：→ wildwolf:write_sdf 时加上 -edges check_edge 140.113.212.9 02/22 10:44
19F：→ wildwolf:其实我觉得你 APR 的时候 STA 可以通过 140.113.212.9 02/22 10:46
20F：→ wildwolf:比较重要, cond. delay 除非严重影响到 140.113.212.9 02/22 10:47
21F：→ wildwolf:gate-level simulation,不然不用花太多心 140.113.212.9 02/22 10:48
22F：→ wildwolf:思。而且会出这个问题的原因是因为 .18 140.113.212.9 02/22 10:48
23F：→ wildwolf:的 library 没人要 maintain 了...等你改 140.113.212.9 02/22 10:50
24F：→ wildwolf:用新的 .13 90nm library 都没这个问题了 140.113.212.9 02/22 10:51