作者zador (小红帽他ㄚ婆)
看板comm_and_RF
标题[问题] PDK里面的MOS LAYOUT
时间Sun Sep 2 20:48:14 2007
小弟目前有一个问题想请问各位
在PDK里面的RF MOS LATOUT是将Source端横跨
於drain端跟gate端拉出来
这样的layout方法是不是较为不妥
(因为之前在做类比时并不是这样画法)
不知道各位在做LAYOUT时是否有重新在画一颗
source端没横跨gate端跟drain端但是size一样的mos
--
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 163.22.18.90
1F：推 ilovecatch:建议RF就用里面建好的layout 123.195.52.15 09/02 22:00
2F：→ wildwolf:重点不是那种方式好不好，而是他的 layou 140.113.212.31 09/03 07:07
3F：→ wildwolf:有对应的 SPICE model, 但是你的没有 140.113.212.31 09/03 07:08
4F：推 neaman:有的公扑|最佳化layout, re-modeling218.168.166.191 09/04 21:39
5F：→ zador:不知道neaman大大是什麽意思不太懂 163.22.18.90 09/04 21:54
6F：推 ilovecatch:应该是自己layout自己建立model 123.195.52.15 09/04 21:57
7F：→ zador:在类比的MOS在上面跨Metal除了杂散电容增加ꔠ 163.22.18.90 09/04 21:57
8F：→ zador:Metal本身电压的讯号会去干扰到Poly电压 163.22.18.90 09/04 21:58
9F：→ zador:但是RF应该也是一样吧但重画MODEL就不准 163.22.18.90 09/04 22:04
10F：推 neaman:有的公司自行最佳化layout,然後re-modeling218.168.165.249 09/05 23:06
11F：→ neaman:foundry提供的pcell,parasitics太大218.168.165.249 09/05 23:08
12F：→ neaman:有公司整套PDK重做,变成差异化的秘密武器218.168.165.249 09/05 23:09