※ 引述《li0 (喔耶~~~)》之铭言： : 请教各位先辈~~~~~~ : 关於breakdown的问题~~~~ : 像0.18制程channel length为0.18um的NMOS~~~~ : drain to source的breakdown voltage大约是多少~~~ : 从1.8V的device名词上可以看出什麽端倪吗~? : 如果在drain端放一个电感~~~~ : swing可以达到两倍~~~ : 这又是如何解释~~~ : 还有drain to source breakdown 的机制和 : drain to gate breakdown的机制是相同的吗~?? : 在制程资料中好像查不到这个东西~~~ : 希望有前辈能为我解惑~~ : 感激不尽~~~~~^^ 一般而言source drain的耐压都很大..我之前看switch的paper有写 CMOS .35 or .5(?) drain source可以到十几V以上..Vds一般都不是问题.. 而gate到其它点的耐压..则小很多..我问过作ESD的朋友..他说最大可耐压 通常是核心电压的10%为极限..也就是CMOS .35 3.3V最大约3.63V就已经很危险了.. 若CMOS.18 1.8V则是1.98V左右.. 在RF电路里switch最常遇到这种情况..因为了降低loss提高power handling capability 经常会使用charg pump 将电压提高超出核心电压..甚至到接近两倍.. 审慎的检视各点偏压情况就变的很重要..有paper甚至会上偏压後.. 打P-1db大的信号..放着一周 看是否会烂掉.. 你或许可以去看看1999年(?)有篇rf switch的paper是JSSC..台湾人写的.. 以上是凭以前design时的印象写的..供您参考.. --

※ 发信站: 批踢踢实业坊(ptt.cc) ◆ From: 59.115.238.72 ※ 编辑: ONITSUKA 来自: 59.115.238.72 (02/27 00:11)