作者vitanian ( )
看板comm_and_RF
标题[问题] 有关IC设计之问题请教
时间Sun Jan 7 01:01:15 2007
在设计具有大电流之电路的时候,
电路间的走线线宽一直不太清楚要如何评估
麻烦有经验的版友指点一下
一般来说,Design Rule会告诉我们:
1um的线宽可承载1mA的直流电流
但我一直有一个疑问是
即使金属走线的宽度够宽,但进入某一颗电晶体後
其所有finger的金属宽度总和还是比走线的宽度小阿
那电晶体到底是会不会烧掉呢?
举例来说或许比较清楚
0.35制程中W/L=200/0.35是最大颗的NMOS
模拟上DC一定可以到100mA没问题
假设有一条路经具有100mA的DC电流
那根据design rule,金属走线宽度最好要100um
如果我在layout上用10个finger来画这颗NMOS
而p-cell叫出来的NMOS,其Drain或Source的金属宽度大概是0.7um
换句话说,100mA流进NMOS时看到的路径大约是5*0.7=3.5um ???
那这样金属走线用100um有意义吗?电晶体不会烧掉吗?
我知道这样的观念应该是有点问题
但实在不知道要怎麽解释,也就无从评估金属走线宽度
希望知道的人帮忙解惑一下...谢谢~~~
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 61.223.209.141
1F：推 RB:那你就不能用pcell，必需自已划一颗 61.230.146.204 01/07 09:30
2F：→ RB:然後D/S的total width 要符合current density 61.230.146.204 01/07 09:31
3F：推 sexyman:你自己得把 D,S 的线加宽 59.112.8.141 01/08 10:02