作者elf326 (小小)
看板comm_and_RF
标题Re: [问题] 请问有关cadence layout出现的问题
时间Sat Jan 6 15:20:52 2007
※ 引述《elf326 (小小)》之铭言：
: ※ 引述《elf326 (小小)》之铭言：
: : 在使用cadence layout的时候,做DRC通过,可是做LVC的时候却出现错误....
: : 确认CDL是成功的,作LVS时该载入的档案也没有错误...
: : 可是LVS结速出现的讯息却显示 "source could be readed code4**" 还有NO Matching之
: : 类的讯息(元件),所使用的制程是TSMC RF 0.18um制程,是使用PDK1.2版来做layout的
: : 以前做过0.35um的制程,CDL出来的netlist档要修改,那0.18um也要吗?
: : 想请问大大有遇过类似的状况吗?.....谢谢^^"
: 抱歉错误讯息是" source could not be readed code 4** "
已经解决了,原因是没include一个资料库进来...
通常0.18um的X,Y snap spacing是设多少....抱歉 第一次画T18
谢谢^^"
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 210.60.67.79
1F：推 avexkeiko:通常是限制0.005um~~~但是我都用0.001~140.113.197.158 01/07 12:04
2F：嘘 elf326:谢谢上面的大大 210.60.67.79 01/07 14:52
3F：→ elf326:^^ 210.60.67.79 01/07 14:53