※ 引述《invalid (everlasting)》之铭言： : 你说的是用cadence的composer去画schematic才会有analogLib的东东吧 : 事实上用composer是不会有转档的问题，一切都很美好 那你为什麽不用呢 ? : 只是我偏好用netlist的方法去设计... 用 netlist 那你一开始建 netlist 的时候，device name 就与 PEX 的相同就好了，SPICE model 里面的 device name 可以改成与 PEX 对齐。 其实我觉得你是不是拿到旧版的 PDK，这种 device name 的问题应该早就 对齐了。除非是你少画某些 layer ，导致 extract 出来成另外的 device : 最早的问题是post-sim结果看起来太奇怪 : 去检查netlist中发现 : 抓出来的parasitic cap大小太夸张(但是电路中的mimcap是对的) : 譬如 C1 c1t ctb 0.05 : 有0.05 F ...大的非常夸张 : 觉得应该是pex没有把cap的单位输出才会这样 : 而TSMC for pex ruleset中有几行comment : // Following line(s) should be in your rulesfile : // UNIT CAPACITANCE ff : // Above line(s) should be in your rulesfile : 於是加上UNIT CAPACITANCE ff 之後parasitic的值'合理'了许多.. : 不过原来电路的mimcap就爆了..小了e-15倍.... : 我的想法是，由於抓出mimcap主要是由LVS rule决定 : 而parasitic是由pex rule,两者对单位电容的定义不同变成了灾难@@... PEX 是 LVS 的附属动作，不是两个不同的东西，电容定义相同。 那句的意思是说你得要在 runset file 里加上那行，同样地你也要注意 MiM 电容的单位会变成 FF。 --

※ 发信站: 批踢踢实业坊(ptt.cc) ◆ From: 140.113.212.31