作者wildwolf (可爱的哲哲)
看板comm_and_RF
标题Re: lvs/pex的一些问题
时间Wed Sep 13 08:01:14 2006
※ 引述《invalid (everlasting)》之铭言：
: ※ 引述《invalid (everlasting)》之铭言：
: → wildwolf:你是不是不会 AMS design flow 啊 ? 140.113.212.9 09/12 16:51
: AMS design flow?
: 你是说写verilog/VHDL AMS那种吗?
: 那种东西就跟gate-level的一些软体差不多
重点是把 composer-schematic 当作核心，
画完电路图後，藉由 ADE 呼叫 hspice 模拟，
将整个设计环境绑在 Virtoso 平台上。
之後再以 block-based 方式，取代 circuit block
的 view 从 schematic 改成 PEX extracted netlist
作 post-sim. 应该问题会比较少。
其实你如果坚持要写 hspice netlist, 那为什麽不一开始
建立 netlist 的时候用的 device name 就与 PEX 出来的用一样就好了 ?
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.113.212.31