作者invalid (everlasting)
看板comm_and_RF
标题Re: lvs/pex的一些问题
时间Tue Sep 12 22:36:14 2006
※ 引述《invalid (everlasting)》之铭言：
1F：→ wildwolf:你是不是不会 AMS design flow 啊 ? 140.113.212.9 09/12 16:51
AMS design flow?
你是说写verilog/VHDL AMS那种吗?
那种东西就跟gate-level的一些软体差不多
把iteration打成几个比较小的圈圈
不用像玩乐透一样到最後一翻两瞪眼@@
当然写出有意义的model好像不是件容易的事说@@
但是到最後所有的东西都会变成spice
才能进行tape-out
所以到PEX还是会面临一样的问题吧@@
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 61.229.46.165
2F：推 ilovecatch:对阿不知道有没有别的软体可以後模拟 140.118.123.33 09/12 22:45
3F：→ wildwolf:UltraSim 或者 HSIM 都可以啊 140.113.212.31 09/13 08:03