※ [本文转录自 PC_Shopping 看板] 作者: jk21234 () 站内: PC_Shopping 标题: Re: [请益] 底置一些东西看不太懂 时间: Sat Mar 28 00:09:21 2009 ※ 引述《hmsboy (Saber告诉我什麽是补魔力)》之铭言： : 我只是路过菜鸟乡民一个 : 例如看到底置 : 型号 Core ROPs 制程 时脉 频宽 规格 Pixel/Vertex TDP : 有些还能理解 : 但像ROPs这些就看不懂 : 好啦 我英文差 : 是我没爬到文还是 : 有书读的多的又很闲的要整理一个名词教学吗 : 如果是我没认真爬文没找到 : 或是这篇是月经文 : 指点我一下 然後我再删这篇 难怪顺序很眼熟,原来有人在videocard板问过.... 型号 | Core ROPs 制程 |时脉 频宽 规格 | Pixel/Vertex |TDP | 8400GS | 450MHz 8 80nm |800MHz 64bit GDDR2 | 16xPS/VS 4.0 |40W |G86 核心晶片 显示记忆体 核心晶片 卡 晶片 (不过置底的排法分析过会发现有点乱,容易让人混淆..... 如果同样是核心晶片的规格,排在一起比中间插入无关的资料更好 只是可能这是从旧有的修过来,没有PE2这种区块编辑就很麻烦....??) Core:实际上是指核心的Clock Rate,时脉是甚麽就不用介绍了.. ROPs看会知道是缩写,但是查到正确的缩写来源(Raster Opration Processor, 或者是相近的Rasterizer等等...)还是不可能从字面上理解那是在干嘛. Raster指的是硬体绘制到萤幕上的2D这个动作. 原始意义来自於CRT时代,从角落开始一条线一条线 画满整个萤幕这个动作....现在虽然我们不一定用CRT了, 但是仍然沿用raster这个词. 所以ROPs的意思就是,"经过@()@#*(@#*8的计算後,负责把这个结果 存入frame buffer,等着画出来"的硬体. 问题是,经过甚麽计算呢 ?? 简单描述,当场景变化经过计算,确定出每个物体的三角面的位置後. (这里是vertex pipeline以及之前的东西) 接着是把每个三角面计算出在萤幕上投影後会有的面积,然後 从贴图单元取得贴图内容,算出一整个三角面的每个画素 (这里是pixel pipeline的前端,然後就接ROP的工作了) 然後...... ROP的工作 ================== ||Z cut,compare || 贴图後的pixel ---->||Color转换,HDR || --> 送到Frame Buffer ||MSAA || shader ---->||透明色 || program || || 计算出的结果 || || ||==================|| | ^ v | 记忆体控制器 只介绍比较重要的工作,不重要的像是计算pixel X,Y在记忆体中的位址 这种就不管了. Z:萤幕上同一个像素,在3D画面计算过程中是有可能被盖掉的. 也就是先计算了离画面比较远的三角面A,再计算离画面比较近的三 角面B,这时候就只好把近的新结果盖掉旧的....这个取代的过程就 是由ROP负责的,同时这个现象叫做overdraw,如果有看到讨论overdraw vs ROP 效能的文章就不会搞不清楚了 再来是color转换,pixel pipeline前端计算的时候,采用的精确度 可能会比最後要输出的高,也有可能采用浮点数,或者有rounding bit (这东西用来作舍入)...ROP也要把这部份转换成在frame buffer里面 用的格式.当然..HDR也是在这时候处理的. 透明色:其实透明问题是前面Z或者是深度问题的特殊状况,两个物体 互相覆盖.可是其中一个是透明性质的...就代表说,要显示出在背後的 物体的部分颜色,才会是正确的结果..计算跟透明物体有关的正确混色 也是在ROP作的 MSAA也是在这边处理的,不过再介绍下去文章会太长.... 另外由於ROP的特性会导致它必须跟记忆体控制器整合的很近. 所以有些文件你也会看到合并在一起介绍的 至於推文中Hynix的pdf则和显示卡规格这一行没有直接关连. DENSITY ORG. SPEED PART NUMBER PKG. FEATURE AVAIL. 1Gb 单颗记忆体的容量,单位为bit..通常模组才使用BYTE计量. 单颗记忆体用bit标示 256MX4 RAM是一个2D阵列.256M是指有一个总容量有256Mbit 的阵列,而且这晶片中有四组...直觉上会以为对外传 输宽度也刚好是4bit,不过其实不一定,在前面的256M中 由於是2D的,所以也分为Row跟Column两个座标. 4Bank,2.5V, CL2 符合DDR SDRAM的规范的做法,4Bank是指由於DDR SDRAM 提高了循序输出的速度,所以内部以四个独立动作的bank,达成 (CL後)每一个cycle就可以输出1bit资料的能力. --

※ 发信站: 批踢踢实业坊(ptt.cc) ◆ From: 140.114.78.62 --

※ 发信站: 批踢踢实业坊(ptt.cc) ◆ From: 140.114.78.62