作者Max112358 (考研不是人)
看板Tech_Job
标题[请益] Verilog、SystemVerilog、SystemC各自的
时间Mon Sep 13 22:22:39 2021
想请教这三种语言在业界各自的价值以及使用场合
以及各自的优缺点，谢谢
比如写RTL为什麽用Verilog
测试环境为什麽用SystemVerilog
甚至HLS用SystemC或C
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 1.200.77.79 (台湾)
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Tech_Job/M.1631542961.A.427.html
1F：→ TsmcEE : lib 09/13 22:26
2F：推 fxp87117 : 其实这个网路上都找得到，动手好吗 09/13 22:27
3F：推 bombilla : 作业自己做... 09/13 22:28
4F：嘘 maxking3388 : 问这个问题也太外行了吧 09/13 22:28
5F：→ OBTea : 怎麽没问为什麽用Python写？ 09/13 22:33
6F：嘘 choiceurbest: 为什麽不Google呢 09/13 22:34
7F：推 ayn775437403: 去electronics版问 09/13 22:35
8F：嘘 bluesox : 建议你修课 保证一定理解 09/13 22:42
9F：推 LaFrante : google就有的东西,自己做作业 09/13 22:44
10F：→ Ethical : 因为爽啊 09/13 22:45
11F：推 lturtsamuel : 把vhdl摆哪里 09/13 22:59
12F：→ Archier : Turbo C 不好吗？ 09/13 23:16
13F：嘘 uxijgil : 好歹也分享你的看法跟疑问处 09/13 23:36
14F：→ dslite : 推荐Boland C 09/13 23:38
15F：嘘 ak532892 : 作业文 09/13 23:58
16F：→ hsnuyi : 改IP用Verilog 帮DV修正AIP用SV 跟Arm co-sim用Sy 09/14 01:04
17F：→ hsnuyi : sC 外加写script用Perl 四个愿望一次满足 09/14 01:04
18F：嘘 wju1230 : RTL你可以写C阿 至少看很多人都当C写 XD 09/14 02:23
19F：推 GarySu1104 : VHDL也可以用 09/14 03:21
20F：嘘 book7 : 作业自己做 09/14 05:12
21F：→ antis : 作业文 09/14 06:56
22F：推 el3qu4 : Verilog 优缺点网路上都找得到… 09/14 11:37
23F：嘘 hj980036 : 自己的作业自己做 09/14 13:26
24F：→ delaluna : RTL当C写应该会直接爆炸吧@@ 09/14 14:47
25F：嘘 f1256421 : 我写verilog都for回圈开爆 09/14 15:50
26F：嘘 zles966218 : 我直接把verilog当软体在写 09/14 17:00
27F：推 hamerted : 其实我猜原po只是真的菜了一点而已，这个问题也不 09/14 17:59
28F：→ hamerted : 算是很烂啦，帮你补个血 09/14 17:59
29F：推 fxp87117 : 不合成没差啦，要syn的话... 09/14 18:02
30F：推 Leo930057 : 帮补个血，没真的都用过， 09/14 19:45
31F：→ Leo930057 : 很难知道实际差别QQ 09/14 19:45
32F：推 foodordertw : 生态不一样 09/14 21:23
33F：推 luckyBF : verilog 我都自己写爆回圈 09/15 01:01
34F：嘘 fallen01 : 您会不会删文 09/18 01:33