各位年薪300万以上的版友好，自从 上次的这个系列文：(#1PDiPYt2)钓出了不少ESD高手发表意见後，本 小鲁决定好好的聊聊ESD。 先来介绍什麽是ESD(ElectroStatic Discharge)? 简而言之，就是静电放 电，这对微米级或是奈米的CMOS 制程来说，会有很大的伤害。 犹记得本小鲁在大学数位电路实验 时，常跑光华商场买电子元件在面 包板上兜，但不是我们要的每个 function都可以找到相对应的元件， 所以只好用EEPROM+烧录器来做出 我们要的元件，可是当时的 EEPROM非常脆弱，只要不小心手 指头碰到pin脚，它就挂了.....当时 不明所以，现在知道那就是被ESD 打死的，可见得当时的ESD design 做的之烂(如果是现在的我做这麽 烂，可能要切腹了)。 也因此，ESD是整个IC产业都要面对 的课题，所有的IC生产者都需要面 对ESD，这也使得ESD engineer在就 业市场上一直是供不应求，但ESD engineer的养成却非常缓慢。 首先，ESD的世界里，peak current 动辄安培级，远超过所有model的 极限，所以simulation难以预测其结 果(虽然不少公司提出simulation tool尝试预测ESD行为，但在评估过 後，我都认为不好用而放弃了)。因 此，大部分的ESD design都是依靠 经验还有大量的test key而来。 再来，因为经常性遇到failure，所 以即时解bug的能力就变得很重要； 这就得依赖你对ESD tester与FA tool 的熟悉度，还有过去的经验了。譬 如说，常常发生ESD打完failure， 结果最後却发现是tester搞乌龙(设 定问题、机台校正问题等)，如果你 没操作过ESD tester (如zap master 以及zap master mk2、RCDM、Hanwa等)，根本不知道会有这种问题。 有一个例子最精典：之前遇到同样 是Hanwa机台，结果A公司怎麽打都 过，B公司怎麽打都不过，後来才发 现Hanwa机台的放电头会随着使用 时间而逐渐变短，造成放出来的电 流变大..... FA tool的部分也是要去亲自操作过 才有感觉，如decap是使用硝酸， delayer到substrate是使用HF，逐层 磨是用水砂轮机(这些本小鲁都亲自 操作或是在旁边看小姐操作过)....知 道这些，在OM/SEM下你才明白看 到的是什麽。当然了，EMMI/FIB/ OBIRCH/InGaAs等的使用更是基本 常识(这些本小鲁也亲自操作过或看 小姐操作过)，才会明白看到的hot spot代表什麽意思(不见得就是 damage site)。 最後一点也最重要，就是说故事的 能力，这也是本小鲁的强项。如何 从先前提到的分析还有过去的经 验，兜出它为什麽会死，还有如何 救的一个story，这项做不好，无法 说服你的老板，你先前的努力就白 费了.... 除了经验、tool使用还有三寸不烂之 舌外，ESD engineer还需要什麽样 的本质学能? 以本小鲁的经验来说， 就是device的基本原理，还有一点 circuit design的concept。 若熟悉device，就会明白为何TLP可 以类推到HBM，但实战上却还是有 那麽一点不一样；也会了解 snapback的原理，还有DCGS/RPO 为何可以改善ESD robustness；更 会了解为何NFOD与NMOS同为寄生 BJT，为何VBD会有不同。 最重要的一点，就是Foundry的ESD rule如果唬烂，你可以马上知道而不 会被骗(本小鲁就遇过T公司的ESD rule乱写，完全违反我所认知的 device特性，後来他们才承认...)。 介绍完了ESD，这边来聊聊ESD市场 上的现况。 随着制程上的演进，因为gate oxide 愈来愈薄，所以ESD robustness愈 来愈弱，GG现在只保证HBM 2kV, MM 100V, CDM 250V，後来甚而连 CDM 250V也拿掉，只保证VFTLP 5A... 也因为这样，ESD愈来愈难做，对 ESD engineer的需求也愈来愈高。 再来是面板的需求，panel-related IC量也急剧增加，因应面板高压与 特殊的制程，对ESD的需求也是急 剧上升。 还有就是随着type C以及一堆快充 技术的迅速普及，power IC的需求 也是直线上升，这对ESD/EOS engineer的需求也是大幅增加。 综合上述，这也是为何ESD engineer总是保持着供不应求的状 况，ESD engineer也是少数愈陈愈 香的行业(因为经验几乎是一切)。 不过呢，很多小design house受限 於规模，都是由RD自行cover ESD的 部分，或是找外援，也因此，本小 鲁也帮了4~5个小design house在看 ESD.....这本来只是本小鲁的一个兴 趣，想拓展视野，看看不一样的东 西，谁知道这对後面本小鲁的转职 有莫大的助益(这是後话了)。 接下来提到ESD engineer在公司的 定位。以GG/大硕等的Foundry来 说，ESD多数的工作就是在下test key、量test key、定design rule， 还有帮I/O team看看I/O library layout有无ESD issue，偶尔帮客户 debug ESD，工作稳定但单调、升 迁机会少，优点是轻松又有钱拿。 而多数的猪屎屋则是将其放在 production/package单位，pay比 RD少但较有升迁机会(有时也不一 定)，工作一样轻松，大多数可以准 时上下班。 少数则是将ESD与I/O结合，如M与 本小鲁前公司，这个的工作压力比 较大，甚而要加班，甚至每天加班 到10:00之後也是常态(不是M)。 还有一个少见的例子是本小鲁的前 前公司，将ESD放在device team， 这也是本小鲁认为最好的放置方 式，因为有了device的基本认识， 对之後ESD model的推导与架构的 决定有莫大的帮助。譬如说， 55nm/40nm的logic technology， 如何做出meet AUO的10V EOS架 构? 这没有一点device & circuit concept，老实讲是做不出来的。 综合上述，除了某些少数的例外， ESD基本上是一个备受大家尊敬(因 为大家都不懂，所以尊敬)，又可以 准时上下班的工作(不只台湾这样， 我接触的国外的ESD engineer也是 这样)，缺点是在多数公司的升迁较 受限。不过不用担心，因为外面需 才恐急，所以若你觉得位子与薪水 都上不去了，跳就对了，反正不愁 没人要。所以我就常常见到3~5年 就跳槽，跳了4~5个以上的公司的 ESD engineer，这就是一种，「老 板不升我，我自己升」的概念..... 若有心志在此行业，选公司也很重 要，除非确定有实力够坚强的人可 以带你，不然一开始选择大公司， 或是GG/大硕等公司比较学得到东 西。 如果是进GG/大硕等Foundry，切记 要去自修半导体元件物理，这样下 test key才有感觉；而且因为下test key的机会多，除了design rule需要 的pattern外，可以多方尝试自己想 的pattern，这样可以学习的更快。 而FA的tool大部分厂里都有，切记 要在小姐旁边看她做，可别丢给她 做就不管他了，这样会少掉很多学 习机会。 如果是进猪屎屋，那就学习基本的 电路concept，元件的特性也要了 解，FA通常是外包，如果有空，建 议还是跟去看一下比较好。 很重要的一点，就是要选对老板。 如果老板是资深的ESD engineer， 可以从中学到不少东西。如果老板 完全不懂，至少他要肯放手让你 做。 最怕就是，老板不完全懂，但他以 为他懂，乱下指导棋，对了算他， 错了算你，这样你就会背不少黑 锅。尤其有些老板，会要求你一定 要用simulation来证明，若你提出的 架构无法run simulation，他就认为 那个架构烂，如果遇到这种老板， 奉劝你最好赶快找下一个 工作...... 最後也是最重要的一点，如何让你 找工作无往不利? 如果能做到以下几 点，就成功8成了： 首先，能够推测一个架构的ESD robustness约是多高。这点是本小 鲁在前公司被长官们训练出来的能 力。现在只要看到一个MOS/diode 的size，我就能推测其ESD robustness的极限，看到metal routing (metal width/VIA & CT no.) 就可以推测其ESD能力，而且出来 後的结果八、九不离十；有了这个 能力，你提出来的任何新架构，老 板都会买单。 第二，遇到failure能立刻提出failure model，并用一连串"便宜"的实验与 过去的经验来佐证。所以这一定要 熟悉FA tool的使用及其价钱，否则 实验花了一堆钱结果还失败，老 板是没耐心的..... 第三，就是三寸不烂之舌..... 以上是本小鲁的一些经验之谈，有兴趣欢迎发问，视情况可能还会有第二弹..... --

※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 114.41.136.80 ※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Tech_Job/M.1504455297.A.4DB.html 哪里，只是做了19年的感想分享。 可以说一下发生什麽事了吗？这我有点兴趣。 不是。 国内目前只听过晶焱。 测试与封装又是另一个故事了，有机会会再谈。 惊! 我怎麽不知道? 下次来问问看... 只要快速又cost少就是强。 好啊！欢迎私讯。 我不是教主.... 1. ESD implant 2. dual diode structure 3. new scheme 猎人头不找ESD的，之前猎人头找我面DDR的缺，我只能忍痛拒绝.... 惊! 你认识我老师? 这样我们才有饭吃啊 其实1.95是可以偷的，只要满足一些条件。 帮QQ 看是怎麽死的，有的要加大clamp，有的要加b2b diode，有的要加interface protection 。 之前遇过ESD与EOS互斥，简而言之，架构不好，只能改掉了。 很好奇你老板是谁.... 所以是你死他没死的概念? 没关系，再接再厉，总会找到好的。 其实仔细找，还是可以挖到黄金的，譬如说我现在进的公司， 年收入就胜过前公司50%...当然关键是股票，在这一行，要赚 钱还是要靠股票，只是这往往可遇不可求。 我当年去面试时是分开的，後来的确有听说整并了，只是我就再没机会 去面试了，如果当初去面试就答应进去的话，之後应该也是年收400up 或更高。 虽然是比不上股票啦...... 先去柯老师的网站看看，就可以学到基本的原理。 好啊! 我还蛮喜欢接触新事物的。 我以前用MEDICI + Lattice temperature跑过ESD device的simulation， 老实讲，还是不准...... 简而言之，EOS damage常常decap就可以看见，但ESD damage可能要delayer下去 才看得到。 不过，若是system ESD造成的damage，就会跟EOS的非常像..... 通常是这样，但也不见得，我就是往小公司跳，反而获利更高的例子。 我好像知道是谁了... 是当到处长的那一位吗？ 我离开前前公司十多年了，所以那时我们接触过? ※ 编辑: ShangLai (114.137.208.216), 09/05/2017 19:41:35 了解 ※ 编辑: ShangLai (36.234.125.153), 09/05/2017 23:06:15 是NBTI，还有HCE，HTOL等等 ※ 编辑: ShangLai (36.234.125.153), 09/06/2017 00:26:10