作者J9041094 (环游小世界)
看板Tech_Job
标题[心得]PCB Layout分享
时间Sun Nov 20 01:50:46 2011
上礼拜发完文後~感谢大家的回应
也收到了许多水球&来信询问一些问题...
现在有空上来说明解释一下
PCB Layout我的经验6年 从2层板到20层都有做过
HDI(盲埋孔也有做过)
从早期CPU与北桥的FSB 到现在PCH的DMI CPU与CPU连接的QPI
1颗 2颗 4颗 CPU都有做过
(板上当然有更多优秀的前辈 请别嘘小弟)
软体部分
PCB Latout的软体大致上分三样
Allegro PADS(power PCB) Protel DXP
以上这三种 现今最多人使用的因该是Allegro以及PADS这两套
(大多数系统厂都是用Allegro 我也是^^)
绝大多数的人画线路 因该都是用Cadence的OrCAD
而Allegro也是Cadence出的 所以他们的相容性是很高
包含转BOM 确认线路与Footprint
(License很贵...按照等级分 最贵到最便宜可以差到百万)
Allegro这套软体 他可以写很多方便的程式来外挂
来确认许多的小细节 以及配合valor 还有CPU 等等的IC厂商
自己写的Excel表格程式来做import数据的确认
个人认为 Layout软体的部分是可以学得
观念以及经验是需要时间以及前人的传承所累积的
以一个Layout来说 从最先开始的就是建立零件
即使在会拉线 零件建立错误 板子还是没用的
包含了零件的实体大小 组装大小 Pin define
防焊 绿漆油墨 与机构3D原点位置是否相同
等等都需要考虑进去 而且常常会有特殊形状的孔要建立....
光这部分就需要花一段时间去学习
再来就是Placement与评估走线的部分了
当一个案子开始後 Spec 板材大小 形状 IO Thermal 等相关的部分都确认後
Layout就开始需要去评估所有的Key Part摆放的位置
空间是否足够 并且提出建议 达到各单位都能够接受的摆设
评估走线 层数 往往PCB板的大小、层数
在Cost Down的时候都会被抓出来检讨所以要精确的去看^^
跟层数相关的当然就是评估走线
往往最常被问的就是 为何别人6层做完我们不行
最经典 最常被问的就是Intel的公版...囧
相信做过的都知道 Intel他们有Layout guideline
但是往往他们自己做的公版都不按照那个去做...
很多人都有遇过 guideline写说要参考GND 但是公板没有
问了Intel後的回覆是 公板just for reference...请按照guideline做
到这边大概是完成一块板子的三分之一而已
後面还有工厂打件 组装 Rework PCB板厂工程问题等等
那边相关的经验还有资料 要说完需要打很久...
以上都是小弟的经验心得...请大家手下留情 不要鞭太大力
等有时间再写下集^^(假如有观众想看的话....)
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 114.45.142.183
※ 编辑: J9041094 来自: 114.45.142.183 (11/20 01:53)
1F：推 dakkk:奇怪我们都有照layout guide 像trace宽度 space宽度 11/20 01:54
2F：→ dakkk:高速讯号线最好下一层是同一个plane 不要跨mout 11/20 01:55
3F：推 obov:因为你们不懂阿 帮QQ 11/20 02:03
4F：推 guteres:还有并板....,板材面积利用到极限 11/20 02:08
5F：推 lsp1201:我只遇过 2个 LAYOUT 一开始不甩我. 叫他多打 3~4 颗 VIA 11/20 02:12
6F：→ lsp1201:还摆脸色给我看. 明明位置就很空. 真不知道是怎样. XDD 11/20 02:14
7F：推 obov:layout不是谁都可以干的 11/20 02:22
8F：推 shaoweei:推 有意义的分享! 11/20 02:30
9F：推 kelvinchang:推分享 11/20 03:33
10F：推 RX0UNICORN:按图施工 希望成功> <" 11/20 03:50
11F：推 wouzfer:推 感谢这类知识分享 11/20 04:34
12F：推 ppony:推 感谢知识分享 11/20 07:13
13F：推 noxbsss:感谢分享 11/20 08:55
14F：推 double21:强的layout是电子部门与机构部门的後盾! 11/20 08:57
15F：推 csfgsj:高速讯号会Lay的人10个看不到1个，而且待不久就会离开 11/20 10:50
16F：推 gary17:先推 有没有改善EMI的建议 11/20 11:48
17F：推 cchheenn:推 有意义的分享! 11/20 12:28
18F：推 bod96:推 有意义的分享 期待下集 11/20 13:35
19F：→ sqt:推～ 11/20 18:33
20F：推 mickeylai:想请问一下原PO,只对test point建立零件3D高度会有很大 11/20 21:25
21F：→ mickeylai:影响吗?公司前辈认为via孔会一起被加高,所以驳回机构干 11/20 21:27
22F：→ mickeylai:涉检查需求.要大家看成品.可是常常短路就很难照需求移走 11/20 21:28
23F：推 bucher:其实为什麽会有LAYOUT GUIDE的原因很简单...假如简单当然没 11/20 21:52
24F：→ bucher:问题~~但就是难的是LAYOUT很大部分的条件都不会完全满足~~ 11/20 21:53
25F：→ bucher:出问题厂商可以一句话"没有照LAYOUT GUIDE走"把责任推走 11/20 21:54
26F：→ bucher:这时候LAYOUT人员要聪明一点~~记得请电子工程师当垫背就是 11/20 21:55
27F：推 zap:强的layout不好找 很常听到lay不出来 11/20 22:59
28F：推 baskiya:非常期待下集 11/20 23:34
29F：推 innokiwi:我也想学layout~要怎麽入门比较好 02/11 16:27