原文标题： 请勿删减或自创标题，违者4-1处分，此行请删除 三星高层揭AI瓶颈：转向记忆体运算与先进封装成关键 原文连结： 网址超过一行，请用缩网址，连结不能点击者板规 1-2-2 处分。 https://bit.ly/3ULEoMN 发布时间： 请勿张贴超过3天新闻 2026年8月28日 10:06 记者署名： 吴承岳 原文内容： 三星电子美洲总部（DSA）副总裁 Sang-Yeon Cho 近日指出，随着人工智慧（AI）应用日 益深化，AI 基础架构正从传统的「运算中心」（computation-centric）模式，转变为以 「记忆体为中心」（memory-centric）的全新典范。他强调，目前业界尚未完全理解 AI 推论服务中关键的「每秒所需 Token 数」，实则由记忆体频宽所决定。 Sang-Yeon Cho 解释，记忆体频宽是指记忆体与处理器之间数据传输的速度。这项指标直 接影响 AI 系统能够支援的用户数量、请求处理速度、回应时间，以及上下文维持能力与 资料吞吐量。他直言，三星销售的不是数据单位「位元」（bits），而是「频宽」。未来 能够成功的应用程式，将是那些懂得如何有效利用记忆体频宽，而非仅仅拥有最大记忆体 容量的应用。 为了应对 AI 运算面临的挑战，三星提出「记忆体中心运算」方案，主张从记忆体出发， 定义所需频宽，并探索最佳利用方式。这种做法颠覆了过去优先考量运算资源，再决定记 忆体容量，最後才考虑封装与功耗的传统顺序。三星也为此推出了 zHBM 产品，透过将高 频宽记忆体（HBM）直接堆叠在执行运算的加速器（xPU）上方，最大程度缩短数据传输距 离并提升频宽，预计在 2029 年後推出相关产品，比市场预期提早一年。该产品开发的挑 战之一是散热问题，三星正透过 Hybrid Copper Bonding (HCB) 等技术来解决。 此外，随着制程微缩在提升 AI 效能与功耗效率方面逐渐达到极限，先进封装技术的重要 性日益凸显。这种技术能够将多个晶片、记忆体以及不同制程节点的组件整合在单一系统 中。Sang-Yeon Cho 提及，三星透过内部管理从系统、晶片到记忆体各层次的整合流程， 以实现设计目标。例如，针对 HBM4，三星自行设计 4 奈米制程的底层晶片（base die） ，并采用一站式（one-stop）制程管理组装与封装，以最佳化功耗效率、讯号完整性、性 能与频宽等整体系统目标。他同时预告，位於美国德克萨斯州 Taylor 的第二座半导体生 产设施「Taylor Fab 2」将在数年内投入营运。 另一方面，SK海力士也在美国印第安纳州西拉法叶为其 AI 记忆体先进封装生产基地举行 了动工仪式。该公司将投资超过 40 亿美元，预计於 2028 年 10 月完成无尘室建置，并 於 2029 年下半年开始量产下一代 HBM。这座印第安纳厂将成为 SK海力士在美国的第一 座 HBM 生产前哨基地，未来将把在韩国生产的晶圆送往当地进行先进封装与测试，供应 「美国制造」的 HBM 产品给美国客户。这项投资预计将创造超过 7,000 个直接与间接工 作机会。 这些发展显示，全球半导体产业正加速布局记忆体与先进封装技术，以克服 AI 运算瓶颈 。对於台湾半导体产业而言，这不仅突显了高频宽记忆体和先进封装在未来 AI 硬体架构 中的关键地位，也强化了台积电等在先进封装技术领域具有领先优势的业者在全球供应链 中的战略重要性。 心得/评论： 记忆体频宽将取代容量成为AI硬体的新战场，先进封装的系统级协同设计能力 ，才是真正的护城河所在。 AI的本质就是记忆体 --

※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 118.166.205.82 (台湾) ※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Stock/M.1788065629.A.040.html ※ 编辑: madeinheaven (118.166.205.82 台湾), 08/31/2026 14:57:46